DDR布线分组分层疑问？

DDR2，DDR3等 因频率不同，可以会有不同的要求，就一般而言，DDR布线时，要将DDR的网络分成几个组：地址线，控制线，数据线，时钟等差分线。
我的疑问是，在6层板中，需不需要将地址线与数据线分别布在不同的层呢？
有的说需要，但是那么布线有时会对其他的线产生影响，使其他的线很绕的，有时也不能满足3W原则。
自己看了几个参考设置，有ti的飞思卡尔的，好像也没有严格按着地址线，数据线分两层来布，都是在3W的基础上，按从芯片扇出的顺序在布。
是不是同组信号一定要放在同层来布呢？