FPGA|CPLD|ASIC论坛
直播中

kxbhyl

9年用户 8经验值
擅长:EDA/IC设计
私信 关注
[资料]

小弟新人一枚 求一份32位浮点加法器设计源代码 谢谢各位大哥大姐

小弟新人一枚 求一份32位浮点加法器设计源代码  谢谢各位大哥大姐

回帖（10）

kxbhyl

2015-8-26 13:41:38
第一次发帖就沉..
举报

dream2018

2015-9-4 19:12:42
你好，我有。标准是IEEE754的。
举报

dream2018

2015-9-4 19:24:46
搞什么鬼，回复了还要审核。
举报

dream2018

2015-9-5 22:48:35
直接去CSDN 里面收吧。
举报

kxbhyl

2015-9-14 15:25:07
引用: dream2018 发表于 2015-9-4 19:12
你好，我有。标准是IEEE754的。

32位浮点乘法器设计源代码如果有的话也可以发给我一下吗。QQ邮箱是281380216@qq.com
举报

dream2018

2015-9-14 23:22:17
去CSDN 搜索32位的加减乘除VHDL实现。我已上传了。
举报

dream2018

2015-9-14 23:23:29
  1. 5412525

举报

zhangziying

2015-9-15 17:31:36
不会啊，共同学习
举报

h1708587189.2832

2015-9-16 07:24:59
用IP核做倒是挺方便的。。
举报

joman

2015-11-24 22:25:02
帮你顶一下！！！！共同进步
举报

更多回帖

10 0 0

相关帖子

二进制 全加器 继电器 加法器
发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分