FPGA|CPLD|ASIC论坛
直播中

as548255

9年用户 3经验值
擅长:可编程逻辑
私信 关注
[问答]

求助基于CPLD完成一个多周期数字频率计的设计

该频率计要能够测量被测信号波形为:正弦波、三角波和矩形波的待测信号。频率的测量范围为1HZ~999.9KHZ,分为四档:分别是1.0~999.9HZ、1.000HZ~9.999KHZ、10.00~99.99KHZ、100.0~999.9KHZ。用这种分档来实现多周期的功能。测量结果显示4位有效数字,测量精度为万分之一,档位能够自动切换。测量结果用4个LED数码管显示。采用记忆显示的方法,即在测量过程中不刷新数据,等数据过程结束后才显示测量结果,给出待测信号的频率值,并保存到下一次测量结束,显示时间不少于1秒。该设计用protel 99 se完成外围电路的绘制,用QuartusⅡ和VHDL语言完成cpld部分。能弄的联系我QQ:1147436955

更多回帖

发帖
×
20
完善资料,
赚取积分