FPGA|CPLD|ASIC论坛
直播中

宋致正

12年用户 89经验值
擅长:可编程逻辑 连接器 接口/总线/驱动
私信 关注
[问答]

关于fpga的PID实现中,时钟和流水线的相关问题

前段时间发了个关于FPGA的PID实现的帖子,有个人说“整个算法过程说直白点就是公式的硬件实现,用到了altera提供的IP核,整个的设计要注意的时钟的选取,流水线的应用”,本人水平有限,想请教一下其中时钟的选取和流水线的设计应该怎么去做,需要注意些什么,请大家指导一下。

回帖(1)

489240

2015-1-16 23:50:51
流水线是为了满足时序环境,避免大位宽高速运算造成输入延迟不同导致运算结果错误。
时钟嘛,这是个普遍的话题了,每个系统设计都要考虑时钟问题。。。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分