阿东Verilog技术专版
直播中

enterxxb2014

10年用户 3经验值
擅长:可编程逻辑 嵌入式技术
私信 关注
[求助]

single ram和dual ram的问题

求高手指点,有什么设计方法可以用一个single port ram来实现single dual port ram的功能,外部接口要一样,输出结果要一样;
module new_dual (
clka,
wea,
addra,
dina,
clkb,
addrb,
doutb,
rstn
);
******//设计算法
single mem//调用
(
.clka(),
.rsta(),
.wea(),
.addra(),
.dina(),
.douta()
);
实现后,与调用原有系统的dual port ram的结果要一样;

回帖(1)

东东

2014-3-2 11:34:35
考虑提高时钟频率为原理的2倍。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分