FPGA|CPLD|ASIC论坛
登录
直播中
h1654155737.6747
13年用户
4经验值
私信
关注
[问答]
planahead中ip核生成时的warning如何去掉
开启该帖子的消息推送
我在planahead中产生ip核时总会有个warning去不掉
如下
[sim 0] Verilog simula
ti
on file type 'Behavioral' is not valid for this core. Overriding with simulation file type 'Structural'.
这是咋回事?
急求解决
回帖
(1)
h1654155737.6747
2012-10-10 17:09:25
我顶
我顶
举报
更多回帖
rotate(-90deg);
回复
相关问答
关于 quartus
生成
ddr2 控制器
ip
核
的问题
2017-09-07
4588
Vivado
生成
IP
核
2023-04-24
3400
ip
核
使用问题
2016-05-17
5589
为什么vivado2016调用MIG
ip
核
会收到严重警告呢
2021-10-18
2276
在做FFT
IP
核
的仿真时遇到问题,居然不能
生成
FFT的仿真文件,求解答
2016-10-07
10727
Rapid IO
IP
核
生成
不了
2017-07-17
5598
mig
生成
的DDR的
IP
核
的问题
2013-06-20
4303
未在
PlanAhead
中
实施
2018-10-25
1786
QUARTUS 13.1在
生成
FFT
IP
核
时仿真文件
生成
不了?
2019-04-03
4473
关于fpga的
IP
核
2013-07-02
3846
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分