FPGA|CPLD|ASIC论坛
直播中

h1654155737.6747

13年用户 4经验值
私信 关注
[问答]

planahead中ip核生成时的warning如何去掉

我在planahead中产生ip核时总会有个warning去不掉
如下
[sim 0] Verilog simulation file type 'Behavioral' is not valid for this core. Overriding with simulation file type 'Structural'.



这是咋回事?
急求解决

回帖(1)

h1654155737.6747

2012-10-10 17:09:25
我顶
举报

更多回帖

发帖
×
20
完善资料,
赚取积分