分享 收藏 返回

FPGA|CPLD|ASIC论坛

杨磊 关注 私信

[经验] FPGA高级时序综合教程

2012-8-11 11:30


FPGA高手经验谈doc文档

在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

回帖（12）

张驹霖

2012-8-11 14:46:46
谢谢楼主分享！

xilinxmm

2012-8-23 11:05:48
有时候，我们活得很累，并非生活过于刻薄，而是我们太容易被外界的氛围所感染，被他人的情绪所左右。行走在人群中，我们总是感觉有无数穿心掠肺的目光，有很多飞短流长的冷言，最终乱了心神，渐渐被缚于自己编织的一团乱麻中。其实你是活给自己看的，没有多少人能够把你留在心上。—— 白岩松

木刀师傅

2012-8-23 21:01:55
FPGA设计中没有必要后仿真，STA通过了就可以了，在温度电压要求不高的场合，有几十ps的时序不足，也没问题

海牛

2012-8-23 23:09:28
的顶顶顶顶顶顶顶顶顶顶

dragonflyman

2012-8-24 00:31:58
受教了

nidaye

2012-8-26 19:44:35
看看

林

2012-8-30 01:02:11
看看学习


杨小广

2013-2-25 09:04:05

frwfpga

2013-5-16 18:35:10
{:9:}{:14:}{:14:}

frwfpga

2013-5-16 18:45:25
怎么赚积分  要积分

张工

2014-7-13 15:30:05
学习下吧 ···

elecfan12

2014-7-14 21:20:42
多谢分享，看看

更多回帖

我也要说两句 回贴