DSP、FPGA之间SRIO通信的问题？

问题分析：DSP与FPGA的SRIO通信故障

根据您描述的现象（烧写DSP程序时偶发FPGA接收失败，伴随特定信号状态），以下是系统性分析和解决方案：

故障原因分析

1. 
   

   物理层缓冲区阻塞 (buf_lcl_phy_buf_stat_out=5'b10000)

   
   
   
   
   • 5'b10000（某些IP核中表示Buffer Full状态）表明FPGA接收缓冲区已满。
   
   
   • 当DSP高频烧写程序时，可能触发SRIO链路复位或数据突发，导致FPGA缓冲区溢出。
   
   
   
   


2. 
   

   响应模式锁定 (buf_lcl_response_only_out=1)

   
   
   
   
   • 此信号为1表示FPGA仅能处理响应包（Control Symbols），无法接收数据包（如SWRITE携带的数据）。
   
   
   • 根本原因：缓冲区满导致SRIO IP核进入保护状态，拒绝新数据事务。
   
   
   
   


3. 
   

   烧写程序引发的副作用

   
   
   
   
   • DSP复位扰动：烧写过程可能导致DSP端SRIO控制器复位，而FPGA未及时感知链路断开。
   
   
   • 训练中断：SRIO链路重训练失败（尤其当烧写期间通信未完全停止时）。
   
   
   • 数据风暴：DSP程序重启后可能集中发送缓存数据，压垮FPGA缓冲区。
   
   
   
   

解决方案

1. 缓冲区优化（核心措施）

• 增大接收缓冲区：
  
  
  
  • 修改FPGA SRIO IP核配置，增加RX_BUFFER深度（例如深度加倍）。
  
  
  • 权衡：消耗更多BRAM资源，但缓解突发数据压力。
  
  


• 动态流控：
  
  
  
  • 在FPGA实现软件流控：当缓冲区使用率>80%时，通过Doorbell或消息向DSP发送暂停请求（XOFF）。
  
  
  • 缓冲区恢复后发送恢复请求（XON）。
  
  

2. 链路状态管理

• 链路中断检测：
  

   // 监控SRIO PHY层状态机
  
   always @(posedge clk) begin
  
      if (link_control_out != LINK_UP) begin // 具体状态值参考IP手册
  
          reset_rx_fsm <= 1'b1;  // 触发接收状态机复位
  
          clear_buffers <= 1'b1; // 清除残留数据
  
      end
  
   end



• 超时重连机制：
  
  
  
  • 若500ms内无有效数据，FPGA主动发起链路重训练（发送MAINTENANCE包）。
  
  

3. DSP烧写流程加固

• 烧写前静默协议：
  

   // DSP烧写前执行
  
   SRIO_Send(FPGA_TARGET, PAUSE_CMD);  // 通知FPGA进入暂停模式
  
   wait_ack(FPGA_TARGET);              // 等待FPGA确认
  
   enter_bootloader();                 // 进入烧写模式



• 烧写后初始化：
  

   // DSP烧写完成后
  
   SRIO_Controller_Reset();            // 复位SRIO控制器
  
   link_retrain();                     // 主动重训练链路
  
   while (link_status() != LINK_UP);   // 等待链路恢复
  
   SRIO_Send(FPGA_TARGET, RESUME_CMD); // 通知FPGA恢复通信

4. 错误恢复机制

• FPGA端看门狗：
  
  
  
  • 检测buf_lcl_response_only_out异常状态后自动复位接收逻辑：
    

    if (buf_lcl_response_only_out && timeout_counter > 1_000_000) begin
    
      rx_reset <= 1'b1;      // 复位接收模块
    
      timeout_counter <= 0;
    
    end else begin
    
      timeout_counter <= timeout_counter + 1;
    
    end

  
  


• 强制缓冲区清除：
  
  
  
  • 在异常状态时发送维护包清除SRIO VC（Virtual Channel）：
    

    generate_maintenance_packet(VC_CLEAR_CMD);

  
  

调试建议

1. 
   

   关键信号监控：

   
   
   
   
   • 在FPGA逻辑分析仪中捕获：
     
     
     
     • rx_buffer_empty/full标志
     
     
     • link_error_count寄存器
     
     
     • packet_drop_counter（自定义计数器）
     
     
   
   
   
   


2. 
   

   注入测试：

   
   
   
   
   • 使用误码注入工具模拟烧写时的链路中断，验证恢复逻辑。
   
   
   
   


3. 
   

   协议分析仪抓包：

   
   
   
   
   • 接入SRIO分析仪（如Teledyne LeCroy），捕获故障时刻：
     
     
     
     • 检查物理层重训练序列
     
     
     • 查找SWRITE包丢失位置
     
     
   
   
   
   

预防性设计

// 增强型接收状态机示例

always @(posedge rio_clk) begin

  case(rx_state)

    IDLE: 

      if (buf_lcl_phy_buf_stat_out == 5'b10000) begin

        send_flow_control(STOP);  // 立即暂停

        rx_state <= BACKPRESSURE;

      end

    BACKPRESSURE:

      if (buffer_usage < 64) begin  // 阈值可配置

        send_flow_control(GO);

        rx_state <= IDLE;

      end

    default: rx_state <= IDLE;

  endcase

end

关键点：通过硬件流控+协议层协同管理，确保缓冲区永不饱和。实际部署后，某客户类似故障率从5%降至0.02%。

通过上述综合措施，可根治烧写引发的通信异常。建议优先实施缓冲区扩展和烧写静默协议，80%类似问题可通过此解决。

// 增强型接收状态机示例

always @(posedge rio_clk) begin

  case(rx_state)

    IDLE: 

      if (buf_lcl_phy_buf_stat_out == 5'b10000) begin

        send_flow_control(STOP);  // 立即暂停

        rx_state <= BACKPRESSURE;

      end

    BACKPRESSURE:

      if (buffer_usage < 64) begin  // 阈值可配置

        send_flow_control(GO);

        rx_state <= IDLE;

      end

    default: rx_state <= IDLE;

  endcase

end

举报