FPGA|CPLD|ASIC论坛
直播中

付帅

未满1年用户 3经验值
擅长:可编程逻辑 接口/总线/驱动
私信 关注
[问答]

时序约束管脚绑定不成功问题

{[新手提问]: 关于引脚绑定问题}在绑定vivado引脚中时,选项中没有原理图可绑定的引脚,需要绑定的引脚在l/O Bank88,但是我需要绑定的引脚只能绑定l/O bank65上的引脚,引脚选择的是ps端的MIO,电压,原理图,代码都没有问题,综合和实现都可以,检查过工程设置的器件型号或封装都是符合的.
set_property PACKAGE_PIN F12 [get_ports {rgmii_rxd[3]}]
set_property IOSTANDARD LVCMOS18 [get_ports {rgmii_rxd[3]}]
前两天尝试的时候还是可以配置引脚成功的后来关闭再打开就不可以了.
image.png

原理图上应是F12
image.png

这是第一次打开是还可以配置成功时
我也问了人没有发现什么错误希望各位大佬帮我看看

已退回1积分

更多回帖

发帖
×
20
完善资料,
赚取积分