AD9361

我使用AD9361芯片，参考时钟为10MHz,鉴相频率为20MHz，设置BBPLL频率为800MHz，ADC_CLOCK为BBPLL的2分频，为400MHz，clock_OUT为ADCclock的8分频，理论输出为50MHz，但实际测量为75MHz，BBPLL寄存器反馈已锁定，请问是什么原因造成的呢