电路设计论坛
直播中

张起灵

未满1年用户 3经验值
擅长:可编程逻辑
私信 关注
[问答]

【提问】 cadence报错问题

老师们,想请问一下Cadence这个报错是为什么啊,它说out/outb被强制接地了,可是我一直把out/outb作为输出端口,没有连接过任何元件,最后封装出来的,我测过里面的小模块,是可以进行仿真的,可是一到外层的大模块它就报这个错,不管我怎么改变激励源还是报同样的错误
cd9af660c931f351dcacc8378bba853d.png

image.png
d705824fc589ee86865297d956c888d6.png
ea79b295077011b7e9a54a3ba0808b14.png

更多回帖

发帖
×
20
完善资料,
赚取积分