求助，关于RT700 I2C SCL频率设置的几个问题求解

针对您在RT700 I2C时序配置中遇到的问题，以下是分步解答和建议：

问题1：改善I2C时序故障（减少上升时间）

1. 
   

   驱动强度调整：

   
   
   
   
   • PPBAUD（推挽模式驱动电流）：当前设置为0x00，可能对应最低驱动强度。建议逐步增加该值（如尝试0x01或0x02），以增强SCL/SDA线的驱动能力，缩短上升时间。
   
   
   • ODHPP（开漏模式下高电平保持时间）：当前设置为0x01，若总线上拉电阻较大，可尝试缩短保持时间（降低ODHPP值），但需确保满足I2C协议的最小高电平时间。
   
   
   
   


2. 
   

   分频系数优化：

   
   
   
   
   • CLK_DIV：当前设置为0x04，需确认主时钟源频率是否合理。例如，若主时钟为48MHz，分频系数4（CLK_DIV=0x04）得到12MHz内部时钟，可能需结合目标SCL频率重新计算。
   
   
   
   


3. 
   

   硬件检查：

   
   
   
   
   • 确认物理上拉电阻值（典型值：1MHz下建议1kΩ~2kΩ）。
   
   
   • 测量总线电容，若过高（>200pF），需减小走线长度或添加缓冲器。
   
   
   
   

问题2：调整至750kHz或400kHz的配置

750kHz配置建议：

1. 
   

   分频计算：

   
   
   
   
   • 假设主时钟为12MHz（CLK_DIV=0x04分频后），I2C波特率公式一般为：
     [
     text{SCL频率} = frac{text{主时钟}}{2 times (text{I2CBAUD} + 1)}
     ]
   
   
   • 目标750kHz时：
     [
     text{I2CBAUD} = frac{12text{MHz}}{2 times 750text{kHz}} - 1 = 7 quad (text{即} 0x07)
     ]
   
   
   
   


2. 
   

   寄存器调整：

   
   

   I2CBAUD = 0x07;  // 750kHz
   
   PPBAUD = 0x01;   // 适中驱动强度

   
   

400kHz配置建议：

1. 
   

   分频计算：
   [
   text{I2CBAUD} = frac{12text{MHz}}{2 times 400text{kHz}} - 1 = 14 quad (text{即} 0x0E)
   ]

   
   


2. 
   

   寄存器调整：

   
   

   I2CBAUD = 0x0E;  // 400kHz
   
   PPBAUD = 0x00;   // 低驱动强度（因频率降低，可适当节能）

   
   

其他建议

1. 
   

   时序验证：

   
   
   
   
   • 使用示波器测量SCL/SDA的上升/下降时间，确保符合I2C规范（Fm模式上升时间≤300ns）。
   
   
   • 检查t_{SU;STA}（启动条件建立时间）和t_{HD;STA}（启动条件保持时间）是否满足。
   
   
   
   


2. 
   

   混合模式注意事项：

   
   
   
   
   • 若总线同时支持I3C，确认传统I2C模式与I3C的兼容性设置（如总线空闲超时、动态地址分配是否禁用）。
   
   
   
   

总结配置调整

• 1MHz优化：
  

  PPBAUD = 0x02;   // 增强驱动
  
  I2CBAUD = 0x01;  // 保持1MHz



• 
  

  降频至750kHz/400kHz：

  
  

  // 750kHz
  
  I2CBAUD = 0x07;
  
  PPBAUD = 0x01;
  
  
  
  // 400kHz
  
  I2CBAUD = 0x0E;
  
  PPBAUD = 0x00;

  
  

建议优先验证硬件设计（上拉电阻、电容），再通过寄存器微调优化时序。

举报