电路设计论坛
直播中

姚鸿熙

1年用户 3经验值
擅长:可编程逻辑
私信 关注
[问答]

BMS电阻分压采样跳动怎么解决呢?

我们使用了过采样技术把12位扩展到15位ADC,发现跳动较大,模拟量可能有最大上下30左右的跳动,对于15位ADC来说,相当于3个mv的跳动,为了查找问题原因,取消了过采样技术,直接观察12位ADC的模拟量,的确有最大上下4左右的跳动,相当于3个MV的跳动,尝试过降低采样速率,从100HZ降到10HZ,无变化,依然跳动大,也试过增加ADC采样周期,也还是跳动大,是否是硬件上设计有问题呢?已附原理图,请大佬解惑模拟量.png
原理图.png

已退回33积分

回帖(1)

遇鱼余的小白

2025-3-27 17:54:30

针对BMS电阻分压采样跳动的问题,结合硬件设计和信号处理的可能性,以下是系统性解决方案:




一、硬件问题排查与优化




  1. 电源与参考电压稳定性  



    • 检查VREF纹波:用示波器测量ADC参考电压(VREF)的噪声,若纹波超过1mV,需优化电源设计。  

    • 使用低噪声基准源:将普通LDO替换为专用电压基准芯片(如REF5025、ADR4540),并在VREF引脚添加10μF钽电容+100nF陶瓷电容滤波。




  2. 分压电阻与热噪声  



    • 降低阻值:分压电阻总阻值建议控制在100kΩ以内(例如10kΩ+10kΩ),降低热噪声(公式:V_noise = sqrt(4kTRB))。  

    • 选择低温漂电阻:使用金属膜电阻(如0.1%精度、±25ppm/℃),避免碳膜电阻的温漂影响。




  3. RC低通滤波设计  



    • 添加硬件滤波:在ADC输入端串联1kΩ电阻并并联100nF电容,形成截止频率约1.6kHz的滤波器(公式:f_c = 1/(2πRC))。  

    • 优化带宽匹配:若信号变化缓慢,可增大电容至1μF(截止频率160Hz),抑制高频噪声。




  4. PCB布局优化  



    • 隔离模拟/数字地:采用星型接地或分割地平面,避免数字信号回流路径干扰模拟信号。  

    • 缩短走线长度:分压网络与ADC输入走线尽量短,并远离高频信号线(如PWM、时钟)。






二、软件优化策略




  1. 过采样技术修正  



    • 验证过采样条件:确保输入信号噪声为白噪声且幅值≥1 LSB,否则过采样无效。  

    • 调整采样次数:将过采样次数从16次(12→15位)提升至256次(12→16位),降低量化噪声影响。




  2. 数字滤波增强  



    • 移动平均滤波:对原始ADC数据做16点滑动平均,抑制随机噪声。  

    • 中值滤波:在波动较大时优先使用中值滤波,消除偶发跳变。






三、验证与调试步骤




  1. 信号源隔离测试  



    • 用精密可调电源替代分压电阻,输入固定电压(如2.5V),观察ADC读数是否稳定。若仍跳动,问题在ADC电路;若稳定,问题在分压网络。




  2. 噪声频谱分析  



    • 使用示波器FFT功能分析ADC输入端噪声频谱,定位干扰频率(如50Hz工频、开关电源kHz噪声)。




  3. 热成像检测  



    • 检查分压电阻或ADC芯片是否因温升导致性能漂移,必要时增加散热或降低功耗。






四、备选方案


若硬件优化后仍未解决:  



  1. 更换高精度ADC:选用16位及以上ADC(如ADS1115),提升本底噪声性能。  

  2. 差分采样设计:改用差分输入模式,抑制共模干扰(需配合仪表放大器如INA826)。




通过以上步骤,可系统性定位并解决采样跳动问题。建议优先从硬件滤波和参考电压优化入手,再结合软件处理验证效果。

举报

更多回帖

发帖
×
20
完善资料,
赚取积分