TI论坛
直播中

h1654155275.5753

8年用户 1178经验值
私信 关注
[问答]

使用ADS8363EVM+FPGA的方式测试AD性能遇到的疑问求解


  • 大家好!这边正在使用ADS8363EVM+FPGA的方式测试AD性能,由于需要采用差分输入,并且要求两路同步采样,考虑之后打算使用Mode I,外部提供2.5Vref,只接到REFIO1上,采用A0和B0两路输入通道,测试短路噪声时(A0-和A0+、B0-和B0+短接),原本以为收到数据应该都为0的,可是发现收到的数据都为7FFF,在输入端加入10K、1Vpp、1Voffset时,收到的数据出现限幅现象,如下图所示:
    当输入信号为10K、1Vpp、0.2Voffset时,收到的数据如下图所示:

    当输入10K、1Vpp、0.5Voffset时,采集到的数据正常。
    测试ADC上电管脚状态,发现A0+、A0-、B0+、B0-、CMA、CMB为1.5V的样子,REFIO1、REFIO2上都为2.5V,这边只在上电的时候发送啦一次SDI = 0x1000,用于配置通道0,工作模式应该是正确的吧?查看数据,有点像符号位丢失或高位丢失,原因还在查找中,希望有专家可以提供下帮助,谢谢!

回帖(2)

徐铭潞

2025-1-24 09:43:56
从数据上看也有模拟输入饱和的可能。10K、1Vpp、1Voffset下,你可以实测下共模电压是否确认是1V,如果信号产生仪的负载阻抗选择不是无穷大的话,可能会出现实际共模电压加倍的情况,引起饱和。
在10K、1Vpp、0.2Voffset情况下,会出现电压值小于-0.1V的芯片最小输入电压的情况,这可能是异常的原因。
举报

李燕

2025-1-24 14:46:35
您好!根据您提供的信息,您在使用ADS8363EVM+FPGA的方式测试AD性能时遇到了一些问题。以下是针对您的问题的一些建议和解决方案:

1. 数据都为7FFF的问题:
   这可能是因为您的ADC没有正确配置或者输入信号没有正确连接。请检查您的ADC配置和输入信号连接是否正确。确保您的ADC配置为差分输入模式(Mode I),并且REFIO1已经正确连接到2.5V参考电压。

2. 限幅现象:
   限幅现象可能是因为您的输入信号超出了ADC的动态范围。请检查您的输入信号是否在ADC的动态范围内。根据您的描述,当输入信号为10K、1Vpp、0.5Voffset时,采集到的数据正常。这表明您的ADC可以正常工作,但是当输入信号的偏移量较小时,可能会出现限幅现象。您可以尝试调整输入信号的偏移量,使其在ADC的动态范围内。

3. 测试ADC上电管脚状态:
   您提到测试ADC上电管脚状态时发现A0+、A0-、B0+等管脚有问题。请检查这些管脚的连接是否正确,以及是否有短路或断路的情况。如果管脚连接正常,那么可能是ADC本身的问题。您可以尝试更换ADC或者检查ADC的数据手册,以确定是否存在已知的问题。

4. 同步采样:
   您提到需要两路同步采样。请确保您的FPGA配置正确,以便在两个通道上实现同步采样。您可以在FPGA中设置一个触发信号,当触发信号到来时,同时启动两个通道的采样。

希望以上建议对您有所帮助。如果您还有其他问题,请随时提问。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分