TI论坛
直播中

其实znvm

9年用户 1275经验值
擅长:电源/新能源
私信 关注
[问答]

ADS1278数据输出无变化是哪里出了问题?


  • ADS1278测试板配置图在附件中,具体配置为:
                              High-Resolution、Frame-Sync TDM Fixed、CLKDIV=1、TEST[1:0]=0;PWDN 全部上拉到3.3V
            在这种模式下,FPGA控制时序如下:
              CLK=25M
              SCLK=6.25M
              FSYNC高电平:2个SCLK;
              帧周期为2048个CLK
             现象:
                       DOUT1端在FSYNC为高后输出第一个通道MSB数据,然后依次输出所有8个通道数据,但无论怎么改变差分输入端电压,输出端DOUT1数据始终不变,为FFFFF或00000或00001或FFFFE。个人感觉好像是ADS1278没有对输入端数据进行过采样。
               如果配置成 SPI 协议模式,在DRDY变低后DOUT1端输出数据和上面描述现象一致。

回帖(2)

刘玉华

2025-1-2 16:37:57
 原理图和配置, 初步看下来没有啥问题, 不过这种情况还不能判断这芯片有没有正常工作了.
是不是  PCB 硬件上和软件上再检查验证一下
举报

王娟

2025-1-2 17:39:45
根据您提供的ADS1278测试板配置和FPGA控制时序信息,我们可以逐步排查可能导致数据输出无变化的原因:

1. 检查硬件连接:首先,请确保所有硬件连接正确,包括电源、地线、数据线、时钟线等。检查是否有短路或断路的情况。

2. 检查配置参数:根据您的描述,您已经设置了High-Resolution、Frame-Sync TDM Fixed、CLKDIV=1、TEST[1:0]=0;PWDN 全部上拉到3.3V。请确保这些配置参数正确无误。

3. 检查时钟频率:您提到CLK=25M和SCLK=6.25M。请确保这些时钟频率与ADS1278的规格相匹配,并且FPGA能够产生这些时钟频率。

4. 检查FSYNC时序:您提到FSYNC高电平持续2个SCLK周期。请确保FSYNC时序正确,并且与ADS1278的数据手册中的时序要求相匹配。

5. 检查数据读取:请确保FPGA正确地读取ADS1278的数据输出。检查FPGA的SPI接口是否正确配置,以及数据读取时序是否正确。

6. 检查测试信号:您提到TEST[1:0]=0,这意味着您可能没有启用内部测试信号。如果您需要测试信号,请确保正确配置TEST引脚。

7. 检查电源电压:请确保ADS1278的电源电压在规定的范围内,通常为2.0V至3.6V。

8. 检查地线连接:请确保所有地线连接正确,以避免地线环路问题。

9. 检查ADS1278芯片:如果以上步骤都无法解决问题,可能是ADS1278芯片本身存在问题。您可以尝试更换一个芯片进行测试。

通过以上步骤,您应该能够找到导致ADS1278数据输出无变化的原因。如果问题仍然存在,请提供更多详细信息,以便进一步分析。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分