TI论坛

张玉珍

8年用户 1143经验值

私信关注

[问答]

使用1.8V FPGA和DAC5662进行数据传输的问题求解

目前在做一个涉及使用1.8V FPGA和DAC5662进行数据传输的项目，问题如下：
1. FPGA接口电平为1.8V LVCMOS电平， DAC5662 数据IO电平为3.3V CMOS， FPGA和DAC5662的选型均已确定，请问这两者之间的Level shift芯片是否可以使用贵公司74AVC16T245?
2. D[11:0]和CLK1/2 在Layout时是否有等长要求？如果有，是否需要将level shift芯片的时延考虑在内(假定D[11:0]经过level shift芯片， clk直接由外部是时钟芯片产生)？

谢谢！

回帖（5）

王玉英

2024-12-27 14:39:19

可以用SN74AVC16T245作为电平转换芯片
有等长的要求，需要综合的考虑所以的延迟。

举报

刘洋

2024-12-27 14:39:28

延迟要看最大和最小通道之间差的延时。
只要时钟的沿对应的数据已经稳定就可以了。

举报

刘玉华

2024-12-27 14:39:38

用高位
最高位是符号位，如果省略了就坏了，绝对不能不接。

举报

任莉虹

2024-12-27 14:39:46

如果用10位的，用DAC5652A好了。和5662是完全pin2pin兼容的。

举报

更多回帖

5

相关问答

FPGA DAC5662A 数据传输

×

20

完善资料，
赚取积分