用CPLD输出（3.3V）作TLC5510A的时钟，为什么CPLD和板子共地，芯片就发热？

   Vih（min）=4V，Vil（max)=1V.因此3.3V的话不满足。
Digital input voltage range, VI为DGND～VDDD,而VDDD的电压范围为4.75V～5.5V，典型值为5V。

如果采用FPGA输出的3.3V的话，可以考虑使用电平转换将其转换为5V的给TLC5510A使用。

CPLD输出3.3V作为TLC5510A的时钟信号时，芯片发热的原因可能是由于以下几个方面：

1. 供电电压不匹配：TLC5510A的典型供电电压范围为2.0V至5.5V，而CPLD输出的3.3V电压在该范围内。但是，如果TLC5510A的供电电压与CPLD的供电电压不匹配，可能会导致芯片发热。请检查TLC5510A的供电电压是否与CPLD的供电电压一致。

2. 地线干扰：当CPLD和TLC5510A共地时，可能会产生地线干扰。这种干扰可能导致芯片发热。为了解决这个问题，可以尝试使用隔离的地线，或者在CPLD和TLC5510A之间增加一个隔离器。

3. 时钟信号质量问题：如果CPLD输出的时钟信号质量不佳，可能会导致TLC5510A芯片发热。请检查CPLD输出的时钟信号是否稳定，以及是否存在过多的噪声。

4. 芯片散热不良：如果TLC5510A芯片的散热不良，可能会导致芯片发热。请检查芯片的散热条件，如散热片、散热胶等是否正常。

TLC5510A的时钟电压范围为2.0V至5.5V。您使用的CPLD输出3.3V作为TLC5510A的时钟信号是在这个范围内的，理论上应该是可以正常工作的。但是，如果芯片发热，可能是由于上述原因导致的。请逐一排查并解决这些问题。