TI论坛
直播中

洒下墨色

9年用户 933经验值
擅长:可编程逻辑 嵌入式技术
私信 关注
[问答]

ADC08200采样速率高的情况下,波形出现毛刺的原因?


  • 最近在做一个需要ADC采样的项目,我使用ti的ADC08200芯片,原理图用的是数据手册推荐的,但是现在有一个问题,我用FPGA输出100MHz的采样速率,采集1Mhz的正弦波,然后用逻辑分析仪观察采集到的ADC波形(波形见图片),发现有严重的毛刺现象,我个人认为毛刺现象不是PCB的问题(我之前怀疑是数据线和时钟线没有串联33R的电阻,后来我串联了33R的电阻还是不行),应该是ADC内部原理的问题,因为毛刺是有规律的;当我降低采样速率为50MHz,采到的波形就正常了,不知道是不是这个芯片本身在工作到100MHz以上的时候就会出现问题,希望各位工程师可以帮忙解答一下。

    从图片中可以看出毛刺出现在波形的最高点的地方,放大图片也可以看出DATA6和DATA7的边沿部分不能完全对齐,差了一个时钟周期,这也是导致毛刺的原因

回帖(3)

徐梦灵

2024-12-3 10:42:54
  问题的分析是有道理的.
但是对于结论, 我并不认同.
在芯片的工作范围內, 我相信芯片的性能厂家是保证的. 出现的问题应该是你的设计, 电路及具体应用条件的问题.
比如 PCB 布线, 电源耦合, 信号源的噪声及阻抗等.......
举报

于惠

2024-12-3 10:43:00
 调一下FPGA的采样的时延吧。
有可能是采样的窗口太临街了,出现误码了。
用FPGA的timing模式采样试一试
举报

郝埃连

2024-12-3 18:14:17
ADC08200在高采样速率下出现波形毛刺的原因可能有以下几点:

1. 电源噪声:在高速采样时,电源噪声对ADC的影响更大。确保ADC的电源稳定且干净,可以使用去耦电容和滤波器来降低电源噪声。

2. 时钟抖动:高速采样时,时钟抖动对ADC的影响也更大。检查时钟信号的完整性,确保时钟信号没有受到干扰。可以使用低抖动时钟源或者时钟缓冲器来降低时钟抖动。

3. 输入信号完整性:高速采样时,输入信号的完整性对ADC的影响也更大。检查输入信号的完整性,确保输入信号没有受到干扰。可以使用差分信号、屏蔽线和地线来提高输入信号的完整性。

4. ADC内部问题:虽然降低采样速率后波形正常,但不能排除ADC内部问题。可以尝试使用其他型号的ADC芯片进行对比测试,以确定是否是ADC08200芯片本身的问题。

5. FPGA与ADC接口问题:检查FPGA与ADC之间的接口,确保接口电路正确且稳定。可以尝试使用其他FPGA进行对比测试,以确定是否是FPGA的问题。

6. 布线问题:虽然您已经排除了PCB布线问题,但在高速采样时,布线对信号完整性的影响更大。可以尝试优化布线,例如使用差分走线、减少走线长度和使用屏蔽线等。

综上所述,要解决ADC08200在高采样速率下出现波形毛刺的问题,可以从电源噪声、时钟抖动、输入信号完整性、ADC内部问题、FPGA与ADC接口问题和布线问题等方面进行排查和优化。希望这些建议对您的项目有所帮助。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分