TI论坛
直播中

刘高

10年用户 964经验值
擅长:嵌入式技术
私信 关注
[问答]

ADS1256外接晶振不起振,工作时间越长,上电起振的几率越低,为什么?


  • ADS1256外接晶振不起振,工作时间越长,上电起振的几率越低。
    在晶振起振时,读出的AD值正确。
    有没可能是PCB布局布线导致杂散电容太大导致,但我们把周围的对地铺铜去除后,不起振的问题会改善,但不能完全解决。
    请帮分析导致晶振不起振的可能原因。

    相关PCB布线如下:

回帖(3)

王冬梅

2024-11-23 10:30:50
     您好,很有可能由于杂散电容会导致晶振不起振。但是杂散电容有很多因素,有些是来自via,或者trace长度或者和器件连接都会产生杂散电容。 所以我们在电路中使用起振电容时,如果使用晶振的最大负载电容会出现无法起振的现象,其实即便最佳布局也会出现类似现象,因为trace走线相当于电容器。

layout布线的理念就是走线尽可能短,极低阻抗的回流路径的对称电路。
举报

向芹

2024-11-23 10:30:59
晶振的spec,负载电容多大?就像我上面提到的,计算起振电容的时候,别按照最大负载去计算,也就是说适当降低起振电容的值再看看。
另外,demo中推荐了晶振的型号,可以根据demo中提供的晶振型号,对比下目前您使用的晶振,考虑更换和demo中电气参数类似的晶振。
 
举报

他在笑

2024-11-23 16:33:50
根据您的描述,ADS1256外接晶振不起振的问题可能由以下几个原因导致:

1. 晶振本身质量问题:晶振可能存在质量问题,导致其在长时间工作后性能下降,起振几率降低。建议更换晶振进行测试,以排除晶振本身的问题。

2. 供电不稳定:晶振的起振需要稳定的电源供应。如果供电不稳定,可能导致晶振无法正常起振。建议检查电源电路,确保供电稳定。

3. PCB布局布线问题:您提到PCB布局布线可能导致杂散电容过大,影响晶振起振。虽然您已经对地铺铜进行了处理,但可能仍然存在其他布局布线问题。建议重新检查PCB布局,遵循晶振布线的最佳实践,如保持晶振与地之间的距离,减少回路面积等。

4. 负载电容不匹配:晶振的负载电容可能与实际电路中的负载电容不匹配,导致晶振无法正常起振。建议检查晶振的负载电容参数,并根据实际电路调整负载电容。

5. 温度影响:晶振的性能可能受到温度的影响。如果工作环境温度过高或过低,可能导致晶振无法正常起振。建议检查工作环境温度,并确保其在晶振的工作温度范围内。

6. 干扰:外部电磁干扰可能影响晶振的正常工作。建议检查周围环境,排除可能的干扰源。

综上所述,要解决ADS1256外接晶振不起振的问题,需要从多个方面进行排查和优化。建议逐一检查上述可能原因,并进行相应的调整和优化。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分