ADS8686S busy信号异常拉高，无法退出是怎么回事？如何解决？

[list]
[*]您好，我们这边用FPGA控制ADS8686S进行AD采集，做了40套产品，现在有两套出现，CONVST信号拉高后busy信号拉高，正常busy信号转换完成后拉低，出现异常时busy信号无法拉低，一致保持在转换模式，
我这边采用的是纯硬件配置模式，采样范围±10V 未启用通道序列器，通道选择通过FPGA选择，重新上电后恢复正常
SEQEN <= 1'b0;
HW_RNGSEL< = 2'b11;


我时序图如下图所示（采样时序图1为10ns单位）：
通道切换采样时序图：
[img]https://file1.elecfans.com/web2/M00/00/98/wKgaomap6XGAFPmMAAANqffzFc0298.jpg[/img]

单次采样时序图：

[img]https://file1.elecfans.com/web2/M00/00/98/wKgaomap6XOACwg7AAANyydcF_s804.jpg[/img]




原理图如下：
[img]https://file1.elecfans.com/web2/M00/00/98/wKgaomap6XaAEpDDAAAhGUpptII587.jpg[/img]

后来发现时序图有点问题，CHSEL[2:0]通道切换和CONVST命令是同一个时钟启动的，手册要求CHSEL信号超前50ns，不知道是不是这个原因造成的，无法验证
[/list]

根据您的描述，ADS8686S的busy信号异常拉高，无法退出。这可能是由于硬件或软件方面的问题导致的。以下是一些建议和解决方案：

1. 检查硬件连接：请确保所有连接都正确无误，包括电源、地线、信号线等。检查是否有短路或断路的情况。

2. 检查FPGA配置：请确保FPGA的配置正确，包括时序、通道选择等。您提到时序图可能存在问题，建议您重新检查并调整时序图，确保符合ADS8686S的数据手册要求。

3. 检查软件代码：请检查您的软件代码，确保CONVST信号的拉高和拉低操作正确无误。同时，检查通道选择代码，确保通道切换正确。

4. 检查电源：请确保ADS8686S的电源电压稳定，符合其工作电压要求。不稳定的电源可能导致busy信号异常。

5. 检查地线：请确保所有地线连接良好，避免地线环路干扰。

6. 检查ADS8686S芯片：如果以上方法都无法解决问题，可能是ADS8686S芯片本身存在问题。您可以尝试更换芯片，看是否能解决问题。

7. 检查环境因素：请检查您的工作环境，确保没有电磁干扰等影响信号的因素。

总之，您需要从硬件和软件两方面进行排查，找到问题所在，并进行相应的调整和修复。希望这些建议能帮助您解决问题。