TI论坛
直播中

duke刘

9年用户 750经验值
擅长:可编程逻辑
私信 关注
[问答]

用TLV320AIC32芯片采集声音信号实现MP3编码,LINE_IN和MIC录音分别怎么配置?


  • 我想用TLV320AIC32芯片采集声音信号实现MP3编码,采样率为44.1khz,主模式从模式都可以,LINE_IN和MIC录音分别怎么配置?芯片的DATASHEET已经看过了,但是采集不到声音信号,DIN一直为高电平。请问实现声音的采集应该怎么配置芯片?还有那三个时钟(BCLK,LRCK,MCLK)应该怎么设置?
    以下是我的芯片配置:(配置芯片的时序是没问题的)
    always @ (count2)
    begin
    case (count2)
    //Line-in
    4'b0000: a = 16'h1e00;      
    4'b0001: a = 16'h0117;      
    4'b0010: a = 16'h0217;      
    4'b0011: a = 16'h05ff;      
    4'b0100: a = 16'h07ff;      
    4'b0101: a = 16'h0812;  
    4'b0110: a = 16'h0a05;
    4'b0111: a = 16'h0c02;      
    4'b1000: a = 16'h0e52;      
    4'b1001: a = 16'h1020;
    4'b1010: a = 16'h1201;
    default: a = 16'h1e00;                       
    endcase
    end
    //MIC
    4'b0000: a = 16'h1e00;      
    4'b0001: a = 16'h0117;         
    4'b0010: a = 16'h0217;      
    4'b0011: a = 16'h05ff;      
    4'b0100: a = 16'h07ff;      
    4'b0101: a = 16'h0814;      
    4'b0110: a = 16'h0a05;
    4'b0111: a = 16'h0c01;      
    4'b1000: a = 16'h0e52;      
    4'b1001: a = 16'h1020;      
    4'b1010: a = 16'h1201;      
    default: a = 16'h1e00;      

回帖(2)

王冬梅

2024-11-8 15:33:56
  首先,根据器件手册的第24页的音频时钟结构和你系统实际的音频时钟状况得到相关寄存器的值。
 然后根据你的需要对芯片模拟部分的寄存器进行适当的配置。
 I2S接口的设置在器件手册的第20页有详细的说明。
举报

任凭风吹

2024-11-9 09:22:20
根据您的需求,您需要使用TLV320AIC32芯片采集声音信号并实现MP3编码。以下是关于LINE_IN和MIC录音的配置方法,以及时钟(BCLK,LRCK,MCLK)的设置。

1. LINE_IN配置:
   - 首先,您需要将AIC32设置为LINE_IN模式。在您的代码中,您已经设置了4'b0000和4'b0001的配置,这是正确的。
   - 接下来,您需要配置输入增益。在AIC32中,输入增益可以通过设置PGA_GAIN寄存器来实现。您可以根据您的实际需求来设置增益值。
   - 然后,您需要配置采样率。在您的代码中,您已经设置了44.1kHz的采样率,这是正确的。

2. MIC录音配置:
   - 首先,您需要将AIC32设置为MIC模式。在您的代码中,您需要添加相应的配置代码。例如,您可以设置4'b0010和4'b0011的配置。
   - 接下来,您需要配置MIC增益。在AIC32中,MIC增益可以通过设置MIC_GAIN寄存器来实现。您可以根据您的实际需求来设置增益值。
   - 然后,您需要配置采样率。在您的代码中,您已经设置了44.1kHz的采样率,这是正确的。

3. 时钟(BCLK,LRCK,MCLK)设置:
   - BCLK(位时钟):BCLK是用于控制数据传输的时钟信号。您需要根据采样率和位深度来设置BCLK的频率。例如,对于44.1kHz的采样率和16位深度,BCLK的频率应该是44.1kHz * 16 = 705.6kHz。
   - LRCK(左/右时钟):LRCK是用于控制左右声道数据的时钟信号。LRCK的频率应该是BCLK的一半,即352.8kHz。
   - MCLK(主时钟):MCLK是用于控制整个音频系统的时钟信号。MCLK的频率应该是BCLK的整数倍。例如,您可以设置MCLK为2 * BCLK,即1411.2kHz。

关于DIN一直为高电平的问题,您需要检查以下几点:
1. 确保您的音频输入线路连接正确,LINE_IN或MIC输入信号是否正常。
2. 检查您的代码配置是否正确,特别是输入模式、增益和采样率的设置。
3. 检查您的时钟信号是否正确配置,特别是BCLK、LRCK和MCLK的频率。

希望以上信息能帮助您解决问题。如果您还有其他问题,请随时提问。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分