采集卡采集视频数据通过cameralink传输到显示屏上,图像却分块,各位大佬们遇到过吗?谢谢! - FPGA开发者技术社区 - 电子技术论坛 - 广受欢迎的专业电子论坛
分享 收藏 返回

[问答]

采集卡采集视频数据通过cameralink传输到显示屏上,图像却分块,各位大佬们遇到过吗?谢谢!

模拟的视频数据通过adc (4路)送到FPGA,直接将数据通过cameralink线送到显示屏幕上显示,图像却分块。我用摄像头的datavalid信号的上升沿作为视频帧的起始位置,可能数据经过adc 再到fpga相比于datavalid直接到fpga有延迟,后面自己造一个类似与datavalid信号来尝试解决问题,一直都不行。1)自己造的棋盘格能正常显示,第一像素的位置自己是知道的,在Fval和Lval同时拉高的时候送入数据即可,说明Fval和Lval信号应该是没问题的。如图一。2)摄像头的数据先存入FIFO,Fval和Lval同时拉高的时候作为fifo的rden,将读出的数据送到显示器上,一直分块,请大家给点思路。谢谢,如图二,手指的头应该显示在最右边,却在最左边。图中红色箭头所示。
图1472d54b43be6589509d7a7f1effc735fdabe63e7bc8eaffe81d3f84e36ee4d27RDpcRGluZ1RhbGtBcHBEYXRhXERpbmdUYWxrXDY2Mjk4OTYwMF92MlxJbWFnZUZpbGVzXDMzNzAwNzE3NVwyNDYxODE0NTQ2MV8xNTg3OTgwMzMzNjdfSU1HMjAyNDExMDQyMTAxNDRfW0JANGRhYjU2Yi5qcGVn.jpg
图2cb5963fe643f03d68a50c29e56155f524d144ad717e346abde9710ae6bb7c129RDpcRGluZ1RhbGtBcHBEYXRhXERpbmdUYWxrXDY2Mjk4OTYwMF92MlxJbWFnZUZpbGVzXDMzNzAwNzE3NVwyNDYxODE0NTQ2MV8xNTg3OTgxNjEyOTRfMTczMDcyNTQwMDU4MC5qcGc=.jpg

回帖(1)

李鸿

2024-11-5 18:18:20
根据您的描述,您在使用CameraLink传输模拟视频数据时遇到了图像分块的问题。以下是一些建议和可能的解决方案,希望能帮助您解决问题:

1. 检查时序问题:您提到可能存在ADC到FPGA的延迟,这可能导致数据同步问题。请确保您的FPGA设计中正确处理了时序,包括数据采集、FIFO读写和CameraLink传输。您可以尝试调整FPGA内部的时序参数,以确保数据在正确的时间被处理和传输。

2. 检查FIFO配置:请确保您的FIFO配置正确,包括深度、数据宽度和读写时序。错误的FIFO配置可能导致数据丢失或错位,从而导致图像分块。您可以尝试调整FIFO的参数,或者使用不同的FIFO实现方法,以解决这个问题。

3. 检查CameraLink接口:请确保您的CameraLink接口配置正确,包括数据宽度、时钟频率和信号极性。错误的接口配置可能导致数据传输错误,从而导致图像分块。您可以尝试调整CameraLink接口的参数,或者使用不同的接口实现方法,以解决这个问题。

4. 检查摄像头和ADC:请确保您的摄像头和ADC工作正常,并且它们的输出信号与FPGA的输入信号兼容。您可以尝试使用不同的摄像头或ADC,以排除硬件故障的可能性。

5. 检查FPGA设计:请仔细检查您的FPGA设计,包括数据路径、控制逻辑和时序。错误的设计可能导致数据丢失或错位,从而导致图像分块。您可以尝试修改FPGA设计,或者使用不同的设计方法,以解决这个问题。

6. 调试和测试:请使用FPGA调试工具和测试软件,对您的设计进行详细的调试和测试。这可以帮助您找到问题的根源,并提供解决问题的思路。

总之,解决图像分块问题需要从多个方面进行排查和调整。希望以上建议能对您有所帮助。祝您早日解决问题!

更多回帖

×
发帖