TI论坛
直播中

carey123

10年用户 1580经验值
擅长:可编程逻辑 嵌入式技术
私信 关注
[问答]

delta-sigma DAC的过采样率是如何确定的?


  • 最近因为要设计音频相关的软件,处理DSD问题,发现一个问题:
    sigma-delta ADC 中,bit流产生来自于模拟的sigma-delta调制器。至于后面的抽取和滤波都搞明白了。特别是ti提供的sigma-delta modulator中还有相关的例子。
    有一点不明白的是,delta-sigma DAC。
    首先,这个delta-sigma DAC的过采样率是如何确定的?因为看TI的文档说明中,调制器最后一级产生的bit流,是直接经过模拟的LPF就产生模拟输出了。那么为什么不能直接将PCM信号拆分成bit位来产生bit流呢?

    举个例子:我在matlab中完成了sigma-delta的调制器的模拟,这个主要是根据一些资料和我自己的理解进行的,写完以后,我发现,整个调制,比如说针对32bit的pcm信号,那么一次只迭代32次。来产生32个bit流。虽然如此,但是为什么不能直接拆分这32bit的每一个bit进行输出呢?
    谢谢!

回帖(2)

李韵鹤

2024-10-28 11:20:04
  要是如你说这样做,成本太高。而最难是怎样保证每一位的比重是按比例。
举报

硕达科讯

2024-10-28 11:40:07
Delta-sigma DAC(Delta-Sigma Digital-to-Analog Converter)的过采样率是指DAC在转换数字信号为模拟信号时,对原始信号进行的采样率与原始信号的采样率之比。过采样率的确定通常取决于以下几个因素:

1. 信号带宽:信号带宽决定了DAC需要处理的最高频率。过采样率应足够高,以确保DAC能够准确地还原信号。

2. 量化噪声:过采样率越高,量化噪声的分布范围越宽,从而降低了量化噪声对信号的影响。通常,过采样率至少应为信号带宽的4倍,以满足奈奎斯特采样定理。

3. 滤波器设计:过采样率的确定还与DAC后端的模拟低通滤波器(LPF)设计有关。过采样率越高,滤波器的设计难度越大,但滤波器的性能也会相应提高。

关于为什么不能直接将PCM信号拆分成bit位来产生bit流的问题,原因如下:

1. PCM信号的量化误差:PCM信号在量化过程中会产生量化误差,这些误差在DAC转换过程中会被放大。而Delta-Sigma DAC通过过采样和噪声整形技术,将量化误差推向更高的频率范围,从而降低了量化误差对信号的影响。

2. 抗混叠滤波器:在将PCM信号转换为模拟信号之前,需要对其进行抗混叠滤波。而Delta-Sigma DAC在调制过程中已经实现了抗混叠滤波,因此无需额外的滤波器。

3. 动态范围:Delta-Sigma DAC具有较高的动态范围,可以更好地处理信号的强弱变化。而直接将PCM信号拆分成bit位来产生bit流,可能会导致动态范围的损失。

总之,Delta-Sigma DAC的过采样率取决于信号带宽、量化噪声和滤波器设计等因素。通过过采样和噪声整形技术,Delta-Sigma DAC可以提高信号的质量和动态范围,从而更好地还原模拟信号。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分