你使用FSMC的同步模式，并通过该同步时钟触发你的ADC，然后读取ADC数据 原理上是没有问题的。
同步时钟过来后，FSMC硬件至少要等待两个CLK后才去读取并行数据。这个等待时间我们可以从 2-17CLK进行配置。
DATLAT: Data latency for synchronous burst NOR Flash memory
For NOR Flash with synchronous burst mode enabled, defines the number of memory clock
cycles (+2) to issue to the memory before getting the first data:
0000: Data latency of 2 CLK clock cycles for first burst access
1111: Data latency of 17 CLK clock cycles for first burst access (default value after reset)
你期望每个上升沿出现就读取数据，这个不太现实。
你要知道。该时钟同时又做了触发信号，你的ADC受触发后再进行转换，之后才将数据送到总线上，这都是要时间的。
如果说即使这样还嫌慢无法满足要求，那就再想想别的办法。比较换个速度更高点的STM32.
你使用FSMC的同步模式，并通过该同步时钟触发你的ADC，然后读取ADC数据 原理上是没有问题的。
同步时钟过来后，FSMC硬件至少要等待两个CLK后才去读取并行数据。这个等待时间我们可以从 2-17CLK进行配置。
DATLAT: Data latency for synchronous burst NOR Flash memory
For NOR Flash with synchronous burst mode enabled, defines the number of memory clock
cycles (+2) to issue to the memory before getting the first data:
0000: Data latency of 2 CLK clock cycles for first burst access
1111: Data latency of 17 CLK clock cycles for first burst access (default value after reset)
你期望每个上升沿出现就读取数据，这个不太现实。
你要知道。该时钟同时又做了触发信号，你的ADC受触发后再进行转换，之后才将数据送到总线上，这都是要时间的。
如果说即使这样还嫌慢无法满足要求，那就再想想别的办法。比较换个速度更高点的STM32.
举报
