Vitis2023.2使用之—— updata to Vitis Unified IDE - FPGA开发者技术社区 - 电子技术论坛 - 广受欢迎的专业电子论坛
分享 收藏 返回

器必利 关注 私信
[文章]

Vitis2023.2使用之—— updata to Vitis Unified IDE

上一章聊了一下vitis2023.2怎样使用classic Vitis IDE,这章我们来说一说基于classic Vitis
IDE的工程怎么样更新到新版本的Vitis Unified IDE的工程。

首先在更新之前需要将旧版工程更新到vitis2023.2的classic Vitis IDE,否则在执行更新命令是会产生警告,这个警告也会导致后续更新失败。如下:
QQ截图20240312164602.png

QQ截图20240312164654.png

更新到vitis2023.2的classic Vitis IDE工程的方法是编译好vivado工程后重新导出硬件.xsa
QQ截图20240312191112.png

基于导出的硬件重新生成平台工程和应用工程。
QQ截图20240312190357.png
QQ截图20240312191139.png

工程编译好后单击Vitis菜单下的Export Workspace To Unified IDE
QQ截图20240312164127.png

选择导出的路径文件位置
QQ截图20240313110214.png

这时候就会在所选路径下生成迁移脚本migrate.py,然后打开 Vivado Tcl Shell ,cd到脚本文件夹下输入命令 vitis –s migrate.py
QQ截图20240313102528.png

QQ截图20240313112401.png
等到如下图打印及成功导出工程到Vitis Unified IDE
QQ截图20240313112428.png
再打开Vitis Unified IDE,定位到工程空间就可以打开已经更新的工程了,然后就可以开启新版本vitis开发之旅了
QQ截图20240313113231.png
QQ截图20240313113303.png

更多回帖

×
发帖