Cypress技术论坛
登录
直播中
张桂英
7年用户
1542经验值
私信
关注
cy7c68013a的数据传输错误的原因?
开启该帖子的消息推送
CY7C68013A
FPGA
cy7c68013a和
FPGA
采用同步slfifo模式通讯,当上位机使用control center发送2个字节时,FPGA收到数据正确,当发送4个以上字节时会出现头两个字节丢失,后两个字节重复的现象,百思不得其解?固件使用官网的slavefifo的固件未更改。
回帖
(1)
宋阳
2024-2-28 10:52:08
是FPGA的时序问题
是FPGA的时序问题
举报
更多回帖
rotate(-90deg);
回复
相关问答
CY7C68013A
FPGA
整个
CY7C68013A
配置为Bulk,EP2,4x 512,GPIF吗?
2019-03-06
1301
基于
CY7C68013
的高速
数据传输
系统该如何去设计?
2021-06-02
1436
cy7c68013a
固件已经配置成异步slave模式,是否有MCU用IO口控制
cy7c68013a
通过
数据
总线来实现与PC的USB口通信?
2024-02-27
2519
请问
CY7C68013A
是否支持1MHz I2
C
频率?
2019-09-04
1161
CY7C68013A
不能和labview连续通信
2014-06-28
4212
CY7C68013A
的编译器出现
错误
2019-04-29
2453
怎么在
Cy7C68013A
上进行调试
2019-05-05
2996
Windows 10的
CY7C68013A
的驱动程序是否支持?
2019-10-08
3148
求一个avalon总线和
CY7C68013A
的接口模块verilog代码
2014-05-15
2201
通过control center上位机读取USB芯片
CY7C68013A
数据
失败的
原因
?
2024-02-27
2644
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分