fpga通过cy7c68013a将数据经过USB传输至电脑，每次都会多接收数据的原因？

FPGA通过cy7c68013a将数据经过USB传输至电脑，采用slave FIFO模式 同步写入，每一次计划传输520字节的数据，我通过SLWR这个信号控制写入数据字节个数，现在发现每次电脑接收的数据个数比520随机多几个，请教一下可能有哪里出现了问题，
其次，对于我这个应用，pktend这个信号是否需要，