我以前用过AD6645，现在在用ad9238画板子，做中频信号采集。板子上还有高速
FPGA以及DSP。由于adc的位数比较高，14bit和12bit，我不太清楚板子的底噪要做到什么程度才能最大限度的保证adc的有效位数？当然，板子的底噪越低越好。但就算是底噪低至1mv，考虑到ADC最大输入电压可能为1V或2V，则1V/1mV=1000,也就是说只能够留下10bit左右的有效位，其他的都淹没在噪声里面了。14bitADC的量化台阶为1v/2^14=0.06mV,而板子的底噪即便是1mv，也远远超出了这个台阶。而实际上板子的底噪，考虑到数字器件太多，是不可能做到1mv这么低的。
当然，我也不会要求14bit的ADC就要有14bit的有效位，但即便是1mv的底噪，也把有效位吃掉了4bit。
我觉得我这样理解问题可能有误区，但又不太清楚问题出在哪里，或许板子的底噪根本不需要1mv这么小，就可以解决问题。
