电路设计论坛
直播中

李辉

7年用户 1362经验值
私信 关注
[问答]

请问AD7606采用并口输出数据正确,但数据出现错位是什么原因造成的?

请问AD7606采用并口输出数据正确,但数据出现错位。例如,V1~V2,V1~V6;或V3~V8,V1~V2,这种现象是什么原因造成的啊?我是挂在STM32F407的FSMC总线上。

                       

回帖(1)

刘龙飞

2023-12-13 10:02:13
1. 建议用示波器抓到/CS, /RD, FRSTDATA, DBx的波形,确认AD7606的输出数据是否正确。


2. 如果第一步中正确,请检查处理器的并口时序要求是否满足;软件程序中的数据缓存,处理是否合理。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分