你好，我使用AD9239-210，设计中工作时钟外部信号源输入200MHz，所有8个通道使用同一个时钟源。
板子上两片AD9239，采样后的数据通过GTX接口进入
FPGA的内部逻辑。逻辑中数据处理使用的其中一路数据回复出来的随路时钟。
首先，配置AD时用手册上的说明：
为尽量减少数字输出的每个通道之间的偏差和时间差错,应采取下列行动,确保每个频道的数据包在指定切换时间的 +1 钟周期内。 对于某些接收器逻辑, 不需要这样做 。
1. 通过外部PDWN针完全停电。
2. 芯片通过外部RESET针重新设置。
3. 通过释放外部PDWN别针来回
电源
用GTX接受测试数据CCAA DDBB 3553 66A5，使用其内部的COMMA ALIGN（字节对齐）功能，并且一旦对齐到字节CCAA就取消字节对齐功能。发现用ChipScope观察到的八个通道的数据之间会有很大的SKEW，并且每次上电后结果都不一样，有时可以完全对齐，有时八个通道之间有很大差别。
当八个通道各自都对齐到测试模版时（不管八个通道之间的SKEW），按照手册上描述准备输出采样数据。
1. 通过登记号0第5位开始软重置(见表15)。
2. 所有 PGMx 针都自动初始化为默认的同步针,这些针可用于锁定启动时 FPGA 的定时和数据采集,这些针与每个频道(PGM3 = Channel A)有关。
3. 每个同步针都保持低位,直到接收器发出高信号输入,其间,接收器发出高信号输入
ADC产出一个培训模式的时间。
4. 培训模式与登记册19至登记册20的用户执行的数值不符。
5. 当接收器找到框架边界时,同步识别特征会通过同步针或通过 SPI 写入而解密高。ADC 输出下一个包的边界的有效数据。同步建立所需的时间高度取决于接收器逻辑处理。请参考切换规格部分;切换时间是
与ADC频道直接相关。
每个通道检测测试模版66A5时，该通道的PGM变为高电平。
问题是：我应该采用什么方法把八个通道采样的数据同步到一起，当PGM引脚使能的瞬间，ADC输出完66A5后如果采样数据有延迟，这个延迟大概
