用speed 2000仿真FPGA和AD9643之间的数据线，AD9643输出有明显的一个过冲是怎么回事？

您好，我用speed 2000仿真FPGA和AD9643之间的数据线，发现仿真图上AD9643输出有明显的一个过冲，如下图所示。


14位输出和clk信号都有，这个是咋回事，是AD9643仿真库有问题吗？下图是仿真的配置