AD9779A参考时钟：参考时钟由DDS生成，中间经过滤波器滤波，频点在80MHz~112MH内变化；（DDS时钟生成完成后再重新配置DAC）
使用条件：四片AD9779A，输出四路70M，
PCB上仅单个芯片的数据时钟做等长，每片DAC间线长差约为1000mil；P1D与P2D数据端口均使能，内部配置为2x模式；由DATACLK给
FPGA内部的DDS作为数据钟；由插值滤波器将频谱搬移到固定的70M中频输出；
现象：输出频谱在70M左右两边均出现幅度较大的谐波，且底噪较大；但是出现此现象时，可以通过将0x02中的DATACLK反相设置为1；可恢复正常，此现象在不同通道，不同采样率下均可能出现。
