电路设计论坛
登录
直播中
打马过草原
9年用户
879经验值
擅长:可编程逻辑 电源/新能源
私信
关注
[问答]
ad9164偶尔sync无法拉高怎么解决?
开启该帖子的消息推送
SYNC
近期用到AD9164,用8个lane,多次断电重启后发现偶尔会出现sync无法拉高的现象,而处理器一直在向DAC的204B接口发送K28.5编码,通过读取AD9164的寄存器发现 0x46D或者0x46E读出来的值不为0x00,0x470寄存器读出来的值不是0xFF,手册中介绍了说如何判断 NIT或者BDE,但没看明白如何解决?请问遇到这种情况是复位重配置还是有其它解决办法?
更多回帖
rotate(-90deg);
回复
相关问答
SYNC
ad9164
偶尔
输出不正常的原因?怎么解决?
2023-12-01
163
请问如何配置
AD9164
使其达到6GSPS?
2018-07-31
4327
如何配置
AD9164
使其达到6GSPS?
2023-12-08
249
请问如何设置ACE和DGP实现
AD9164
评估套件的subclass1模式?
2018-08-01
2309
AD9164
JESD204B接口的传输层是如何对I/Q数据进行映射的?
2023-12-04
227
请问
AD9164
开发板输出线性调频连续波最高多少GHZ最低多少GHz?
2018-08-07
2079
ad9689配置完成后FPGA内部的
SYNC
无法拉高
怎么解决?
2023-12-06
246
如何设置ACE和DGP实现
AD9164
评估套件的subclass1模式?
2023-12-08
344
请问能提供FPGA开发板上建立JESD204与
AD9164
链路的示例设计吗
2019-02-15
2427
AD9164
能否实现8GSPS采样率10bit输出?
2023-12-11
130
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分