问题描述：最初
FPGA控制ad9648采集，没有问题。当我们对fpga ps端一个bank电压由3.3v更换到1.8v时，发现ad9648采集双通道的数据均出现随机的时延，每次时延固定。采用adc自带的测试模式，采集会的原始数据与测试信号一致，两路均无问题。
排查:模拟通路逐级检查过，到adc输出端模拟信号没有问题，测试模式下业务问题，说明adc输出数据与fpga输入端口的时序也无问题，问题应该是出在数模转换这里。请问有什么办法确定么，如果发送时钟抖动是否会导致这种现象，还是供电参考电压会导致这种延迟出现。
