做一个项目：
1、主要三个音频输入：
①、模拟，经由ADC转换在数安：ADC_FS, ADC_BCLK,ADC_DA_I；
②、SPDIF输入；
③、四路I2S输入:
考虑到输入源各音频的时钟不相同，因此用4个ASRC去进行同步，而SPDIF、ADC与I2S0共用一路ASRC。用PCG产生输出给，AD/DA的主时钟，SPORT 0-1,6-7的FS,CLK。基本上设计是这样。
我想问下：
1、这个设计是否可行?
2、我看到21479里面的例程，用ASRC，其前面用一个SPORT,其后面也用一个SPORT来接收ASRC的输出。这是否是必要的？
3、这样的链路设计是否在音频源切换过程中产生杂音？
