高速TIA电路的设计需要将输入的等效电容降低才可以，因为高Cin会导致在高频位置极高的Noise Gain，如果运放的GBP不够，则会导致振荡。
1. 你需要想办法降低结电容，首先你的APD需要偏压才可以降低结电容，APD管的datasheet会有说明图；
2. 去掉 BAV99，BAV99的结电容会导致输入端的电容增加；
高速TIA电路的设计需要将输入的等效电容降低才可以，因为高Cin会导致在高频位置极高的Noise Gain，如果运放的GBP不够，则会导致振荡。
1. 你需要想办法降低结电容，首先你的APD需要偏压才可以降低结电容，APD管的datasheet会有说明图；
2. 去掉 BAV99，BAV99的结电容会导致输入端的电容增加；
举报
