求助，verilog中选定点还是浮点？

数据采用定点整数表示，由于中间数据运算复杂，加减乘除都有，最后导致结果误差很大，精度没办法保证，很困惑不知道采用什么方法解决

2023-10-18 09:57:10

使用整数进行浮点数运算时，这样的精度问题是一定有的。
不知道数主使用的是哪个型号的FPGA，是不是支持浮点运算，如果支持最好，不支持，可以使用先放数据放大再缩小的方式
比如放大32768倍，最好是2的整数次幂，这样运算方便

更多回帖