可通过op
tion byte来选择是否使能硬件IWDG功能 更先进的安全功能 IWDG使用独立的低速时钟LSI作为时钟源并在主时钟无效时仍然保持运行 一旦使能了IWDG该功能就不能被禁止(LSI也不能被停止) 安全的刷新修改序列 由于IWDG模块属于VDD供电域因此即使在停止和待机模式下仍然保持功能(IWDG的复位信号能将芯片从待机模式下唤醒) 防止IWDG复位信号产生在计数器自减到0之前向 IWDG_KR寄存器写入AAAAh RCC_CSR寄存器的IWDGRSTF位指示是否产生了IWDG复位事件 使用32KHz的LSIIWDG复位的最短和最长时间间隔为125us和32.7s
