该集成器/LM逻辑模块被设计为开发用于ARM内核的高级微控制器总线体系结构(AMBA“”)、高级系统总线(ASB)、高级高性能总线(AHB)和高级外围设备总线(APB)外设的平台。
您可以通过三种方式使用逻辑模块：
作为一个带有集成器核心模块的独立系统，以及作为核心模块的集成器AP或集成器/SP主板，如果综合ARM核，如ARM7TDMI-S，则主板具有集成器/AP或集成器/SP主板。
没有主板的堆叠，如果堆叠中的一个模块提供主板的系统控制器功能。
第1-3页的图1-1和第1-4页的图1-2显示了逻辑模块的布局。此逻辑模块有两个主要变体：
积分器/LM-EP20K60OE+配备了Altera Apex
FPGA。积分器/LM-XCV60OE+配备了Xilinx Virtex E现场可编程门阵列。
逻辑模块的功能由上电时加载到现场可编程门阵列的配置映像定义。
闪存中预加载了两个FPGA配置示例，让您从AMBA、AHB或ASB设计开始。
您也可以使用多ICER或使用FPGA制造商支持的其他工具下载您自己的配置。
