芯来科技
登录
直播中
张涛
8年用户
1407经验值
私信
关注
[问答]
如何用Nuclei Studio来生成编译后的.verilog文件？
开启该帖子的消息推送
Studio
各位大佬，想问一下怎么用Nuclei Studio来生成编译后的.verilog文件
更多回帖
rotate(-90deg);
回复
相关问答
Studio
nuclei
studio
编译
报错是为什么？
2023-08-16
459
如何在
Nuclei
Studio
IDE中
编译
lib库
文件
？
2023-08-11
576
使用
nuclei
studio
编译
c
文件
后
，如何查看其汇编？
2023-08-12
487
在Linux中
生成
新的gcc工具链
后
，如何使用链接脚本
来生成
能够被e203使用的.
verilog
文件
？
2023-08-12
534
使用.mcs烧录FPGA
后
，
nuclei
studio
烧写程序出错的原因？
2023-08-16
585
nuclei
studio
下载报错的原因？如何解决？
2023-08-12
504
nuclei
studio
生成
的c语言
文件
是不支持c的语法吗？
2025-10-20
400
Embedded
Studio
IDE
编译
Nuclei
SDK工程出错是什么原因？怎么解决？
2025-10-20
444
为什么按照demo_nice的例子
编译
时候无法
生成
.
verilog
文件
呢？
2023-08-16
483
移植 hpm monitor
studio
后
elf
文件
解析错误。
2025-08-27
0
发帖
登录/注册
20万+
工程师都在用，
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能！
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料，
赚取积分
