LIS2DW12共享SDI和CLK线导致电流泄漏怎么解决？

你好！
我们开发了两种类型的定制板，带有两种不同的 MCU。
在 1 号板上，每个外围单元都有自己的专用 SPI 线。在 2 号板上，GPIO 的数量有所减少，因此我们决定 CLK 和 MOSI (SDI) 腿将在外设之间共享，MCU 将通过不同的 CS 线选择与之通信的单元。
这应该不是问题，因为上拉仅出现在 CS 和 SDO 线上。
实际上，当所有外设关闭时，我们看到大约 5uA 的电流消耗，这使我们怀疑某些外设在关闭时没有将其 GPIO 设置为浮动。
我们尝试分别从电路板上移除每个外围设备，令人惊讶的是，当从电路板上移除 ST lis2dw12 时，电流泄漏停止了。移除所有其他外围设备不会降低功耗。
注意——我们只在共享 MOSI 和 CLK 线的电路板上看到这一点，在每个 SPI 引脚分开的电路板上看不到。这可能是因为在两块板上，MCU GPIOS 都设置为“浮动”，即高阻抗，当设备进入其最低功耗模式时断开连接，这是我们看到约 5uA 泄漏的地方。
因此，我们在两个设备上运行相同的代码（除了不同的 GPIO 映射），如果设备之间共享两条不应拉出的 SPI 线，则 Lis2dw12 会泄漏约 5uA 的电流。
有没有人见过这样的东西？
一些信息——我们在 VDD=3V 下工作。VDD 和 VDDIO 线相互连接。该板遵循数据表第 19 页的 LIS2DW12 电气连接图。