无法在pll2上为stm32mp157设置DDR时钟求解

你好，

我很难在 pll2 上为 STM32mp157 设置 DDR 时钟。

时钟已使用 CubeMX 配置为 528MHz。我根据数据表/参考手册检查了 DeviceTree 中 pll2 的 cfg，所有设置似乎都是正确的。

然而 /sys/kernel/debug/clk/clk_summary 为 pll2_r 返回 533MHz。

PLL2 从 HSE 获得 24MHz。我当前的 tf-a 配置：

• &rcc {
•         ...
•         pll2:st,pll@1 {
•                 compatible = "st,stm32mp1-pll";
•                 reg = <1>;
•                 cfg = < 2 65 1 1 0 PQR(1,0,1) >;
•                 frac = < 0x1400 >;
•         };
•         ...
  

PLL2 仅在 tf-a 的 dts 文件中配置。对于内核和 u-boot，只有空的 rcc-nodes：

• &rcc{
•         u-boot,dm-pre-reloc;
•         status = "okay";
•         /* USER CODE BEGIN rcc */
•         /* USER CODE END rcc */
• };
  

有任何想法吗？