介绍

整个方案实现的原理主要是将PDM输出到FPGA管脚然后经过低通滤波接到比较器负端，Digital Filter换成累加器，就变成了真正的1-Bit ADC。可以量化模拟比较器正端电平。参考见下图：

License

No license

PDM-MIC信号处理

这个项目的目的是研究其接收来自 8 个PDM 麦克风的信号处理的 FPGA 代码。这个代码的结构如下：

测试结构：

仿真结果：

pcm2pdm-example

这两个项目都是kazkojima大神带来的项目，都是PDM-MIC的信号处理，同时有详细的设计过程：

包括仿真设计等。

icebreaker-verilog-examples

这是一个基于Lattice iCE40UP5k FPGA的开发板（极其经典）。

介绍

初识Lattice iCE40UP5k FPGA就是通过这个板卡，小巧及强大的开源板卡，其自带的开源工程极其丰富，链接就是这个板卡及类似板卡的参考项目。

其中PDM相关文件夹就是我们需要的项目，其他项目也很基础，也适合学习。

axi_pdm

介绍

基于BD设计目前在国内流行还是比较广的，所以这个项目就是我们需要的-一个基于AXI总线的IP值得学习。

catena-riscv32-fpga

RISC-V这么火，怎么能没有音频，这个项目就是用在RISC-V系统里的音频IP，详细的地址如下：

总结

今天介绍的基于PDM项目，分为实现和处理两部分。

原作者：碎碎思