在FPGA开发板上实现一个抢答器系统的设计

1、在FPGA开发板设计一个抢答器系统

设计实现一个可容纳四组选手参赛的抢答器系统，每组设一个抢答按钮。答题开始后，由主持人按下“开始”键后进入抢答环节，当某个小组抢答成功时，抢答器系统发出半秒的低频音，显示该组别序号并点亮该组“选手指示灯”直至系统复位。此时进入答题计时环节，若超过30秒仍未答出，抢答器系统发出1秒的高频音示警，同时点亮“超时灯”1秒。由裁判员按下“复位”键，开始新一轮答题。通过此实验学习Anlogic_FPGA开发板上的蜂鸣器的发声原理。

本实验设计实现一个抢答器系统，它由第一信号鉴别、锁存模块，答题计时模块，蜂鸣器发声模块和数码管显示模块组成，图7.1是该系统的示意图。