FPGA|CPLD|ASIC论坛
直播中

ali20002004

2年用户 4经验值
擅长:可编程逻辑
私信 关注
[问答]

ISE14.7, HDL Synthesis 综合 一直在Running, 没有错误提示

一个很简单的程序,编译的时候一直在显示在综合,一直在running. 卡在这一步无法进行下去。也没有错误提示。
试过很多方法,包括换license, 试不同的软件版本,还是不行。
希望有人能帮忙解答一下

module SENTSGN(
        input                                clk                ,
        input                                rst_n        ,
        output reg                [3:0]   SENT_Sig   
        );


reg            priClk;        
reg[7:0]      count;                                                               
reg[7:0]      maxCount;


initial
begin
priClk=0;
count= 0;
maxCount=8'hFF;
end


always #20 priClk=~priClk;
always @(posedge priClk or negedge rst_n) begin                                          


        if(!rst_n)
            count<=8'b0;
        else if(count>= maxCount)
                count <= 8'd0;        
        else
                count <=count+1;        
end         

always @(posedge priClk or negedge rst_n) begin  


    if(!rst_n)


          SENT_Sig <= 4'b0000;
    else if (count>0 && count<=4)
          SENT_Sig <= 4'b0000;         
        else if(count>4 && count<= (4+52))


           SENT_Sig <= 4'b1111;        
        else
            SENT_Sig <=  4'b0000;               


end        


endmodule




已退回1积分

回帖(2)

卿小小_9e6

2022-6-7 09:31:36
你的代码包含仿真逻辑,该部分无法综合。建议修改。
至于综合一直运行,应该是环境BUG,换电脑尝试。
举报

gdutchen

2022-6-10 08:42:11
有时修改代码了,显示是一直在running,可以先停止下,然后再运行试试。还是不行,仔细检查下代码。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分