FPGA|CPLD|ASIC论坛
登录
直播中
ali20002004
2年用户
4经验值
擅长:可编程逻辑
私信
关注
[问答]
ISE14.7, HDL Synthesis 综合 一直在Running, 没有错误提示
开启该帖子的消息推送
HDL
ISE
一个很简单的程序,编译的时候一直在显示在综合,一直在running. 卡在这一步无法进行下去。也没有错误提示。
试过很多方法,包括换license, 试不同的软件版本,还是不行。
希望有人能帮忙解答一下
module SENTSGN(
input clk ,
input rst_n ,
output reg [3:0] SENT_Sig
);
reg priClk;
reg[7:0] count;
reg[7:0] maxCount;
ini
ti
al
begin
priClk=0;
count= 0;
maxCount=8'hFF;
end
always #20 priClk=~priClk;
always @(posedge priClk or negedge rst_n) begin
if(!rst_n)
count<=8'b0;
else if(count>= maxCount)
count <= 8'd0;
else
count <=count+1;
end
always @(posedge priClk or negedge rst_n) begin
if(!rst_n)
SENT_Sig <= 4'b0000;
else if (count>0 && count<=4)
SENT_Sig <= 4'b0000;
else if(count>4 && count<= (4+52))
SENT_Sig <= 4'b1111;
else
SENT_Sig <= 4'b0000;
end
endmodule
已退回
1
积分
回帖
(2)
卿小小_9e6
2022-6-7 09:31:36
你的代码包含仿真逻辑,该部分无法综合。建议修改。
至于综合一直运行,应该是环境BUG,换电脑尝试。
你的代码包含仿真逻辑,该部分无法综合。建议修改。
至于综合一直运行,应该是环境BUG,换电脑尝试。
举报
gdutchen
2022-6-10 08:42:11
有时修改代码了,显示是一直在running,可以先停止下,然后再运行试试。还是不行,仔细检查下代码。
有时修改代码了,显示是一直在running,可以先停止下,然后再运行试试。还是不行,仔细检查下代码。
举报
更多回帖
rotate(-90deg);
回复
相关问答
HDL
ISE
关于
ISE14.7
联合modelsim仿真出现的问题
2017-09-14
5457
ISE
14.7
Webpack许可证过期
2018-12-17
2584
请问有
ISE14.7
或者以前版本的软件使用教程分享吗?
2019-03-19
1966
请问具有完整的
ISE14.7
是否还需要Chipscope许可证?
2020-04-26
2001
基于linux的
ise
和基于windows的
ise
之间的区别
2018-11-06
2721
Xilinx
ISE14.7
uart-lite 串口中断问题
2019-05-15
4961
ISE14.7
在
win8.1上不能激活吗?
2014-09-12
9866
求教
ise
14.7
中的viterbi译码器破解
2017-05-04
5006
三模式以太网MAC xst.exe
在
ise14.7
中崩溃的原因?
2020-04-28
2570
ISE
环境下使用Verilog设计RAM写模块出现问题
2015-08-27
5694
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分