Verilog HDL测试激励之时钟激励

（59）Verilog HDL测试激励：时钟激励11.1 目录1）目录2）FPGA简介3）Verilog HDL简介4）Verilog HDL测试激励：时钟激励15）结语1.2 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究