一个简单的状态机设计

笔试时也很常见。[例1] 一个简单的状态机设计－－序列检测器序列检测器是时序数字电路设计中经典的教学范例，下面我们将用Verilog HDL语言来描述、仿真、并实现它。序列检测器的逻辑功能...