自学用AD7714引脚功能引脚功能1.Sclk：
通信时2.MCLK IN：芯片主时钟输入3.MCLK OUT：芯片主时钟输出4.POL：时钟极性。 逻辑输入。 在此输入为低电平的情况下，数据传输操作中串行时钟的第一次转换是从低电平到高电平。 在微控制器应用中，空闲为低。在此输入为高电平的情况下，数据传输操作中串行时钟的第一次转换是从高电平到低电平。 在微控制器应用中，这意味着串行时钟应在数据传输之间空闲为高电平5.-SYNC：逻辑输入，当使用多个AD7714时，允许数字滤波器和模拟调制器同步。
