电路图如下：
图1用于NMOS的驱动电路
图2用于PMOS的驱动电路
这里只针对NMOS驱动电路做一个简单分析：
Vl和Vh分别是低端和高端的电源，两个电压可以是相同的，但是Vl不应该超越Vh。
Q1和Q2组成了一个反置的图腾柱，用来完成阻隔，一起确保两只驱动管Q3和Q4不会一起导通。
R2和R3供给了PWM电压基准，通过改动这个基准，可以让电路作业在PWM信号波形比较陡直的方位。
Q3和Q4用来供给驱动电流，由于导通的时分，Q3和Q4相对Vh和GND最低都只要一个Vce的压降，这个压降一般只要0.3V左右，大大低于0.7V的Vce。
R5和R6是反应电阻，用于对gate电压进行采样，采样后的电压通过Q5对Q1和Q2的基极发生一个强烈的负反应，从而把gate电压约束在一个有限的数值。这个数值可以通过R5和R6来调理。
最后，R1供给了对Q3和Q4的基极电流约束，R4供给了对MOS管的gate电流约束，也就是Q3和Q4的Ice的约束。必要的时分可以在R4上面并联加速电容。
这个电路供给了如下的特性：
1，用低端电压和PWM驱动高端MOS管。
2，用小幅度的PWM信号驱动高gate电压需求的MOS管。
3，gate电压的峰值约束
4，输入和输出的电流约束
5，通过使用合适的电阻，可以到达很低的功耗。
6，PWM信号反相。NMOS并不需要这个特性，可以通过前置一个反相器来处理。
在规划便携式设备和无线产品时，进步产品功能、延长电池作业时间是规划人员需要面临的两个问题。DC-DC转换器具有效率高、输出电流大、静态电流小等长处，非常适用于为便携式设备供电。现在DC-DC转换器规划技能开展首要趋势有：
（1）高频化技能：跟着开关频率的进步，开关变换器的体积也随之减小，功率密度也得到大幅提高，动态响应得到改进。小功率DC-DC转换器的开关频率将上升到兆赫级。
（2）低输出电压技能：跟着半导体技术的不断开展，微处理器和便携式电子设备的作业电压越来越低，这就要求未来的DC-DC变换器可以供给低输出电压以适应微处理器和便携式电子设备的要求。
这些技能的开展对电源芯片电路的规划提出了更高的要求。首先，跟着开关频率的不断进步，关于开关元件的功能提出了很高的要求，一起有必要具有相应的开关元件驱动电路以确保开关元件在高达兆赫级的开关频率下正常作业。其次，关于电池供电的便携式电子设备来说，电路的作业电压低（以锂电池为例，作业电压2.5——3.6V），因而，电源芯片的作业电压较低。
MOS管具有很低的导通电阻，消耗能量较低，在现在盛行的高效DC——DC芯片中多采用MOS管作为功率开关。但是由于MOS管的寄生电容大，一般情况下NMOS开关管的栅极电容高达几十皮法。这关于规划高作业频率DC——DC转换器开关管驱动电路的规划提出了更高的要求。
在低电压ULSI规划中有多种CMOS、BiCMOS采用自举升压结构的逻辑电路和作为大容性负载的驱动电路。这些电路可以在低于1V电压供电条件下正常作业，而且可以在负载电容1——2pF的条件下作业频率可以到达几十兆甚至上百兆赫兹。本文正是采用了自举升压电路，规划了一种具有大负载电容驱动能力的，适合于低电压、高开关频率升压型DC——DC转换器的驱动电路。电路根据SamsungAHP615BiCMOS工艺规划并通过Hspice仿真验证，在供电电压1.5V，负载电容为60pF时，作业频率可以到达5MHz以上。
电路图如下：
图1用于NMOS的驱动电路
图2用于PMOS的驱动电路
这里只针对NMOS驱动电路做一个简单分析：
Vl和Vh分别是低端和高端的电源，两个电压可以是相同的，但是Vl不应该超越Vh。
Q1和Q2组成了一个反置的图腾柱，用来完成阻隔，一起确保两只驱动管Q3和Q4不会一起导通。
R2和R3供给了PWM电压基准，通过改动这个基准，可以让电路作业在PWM信号波形比较陡直的方位。
Q3和Q4用来供给驱动电流，由于导通的时分，Q3和Q4相对Vh和GND最低都只要一个Vce的压降，这个压降一般只要0.3V左右，大大低于0.7V的Vce。
R5和R6是反应电阻，用于对gate电压进行采样，采样后的电压通过Q5对Q1和Q2的基极发生一个强烈的负反应，从而把gate电压约束在一个有限的数值。这个数值可以通过R5和R6来调理。
最后，R1供给了对Q3和Q4的基极电流约束，R4供给了对MOS管的gate电流约束，也就是Q3和Q4的Ice的约束。必要的时分可以在R4上面并联加速电容。
这个电路供给了如下的特性：
1，用低端电压和PWM驱动高端MOS管。
2，用小幅度的PWM信号驱动高gate电压需求的MOS管。
3，gate电压的峰值约束
4，输入和输出的电流约束
5，通过使用合适的电阻，可以到达很低的功耗。
6，PWM信号反相。NMOS并不需要这个特性，可以通过前置一个反相器来处理。
在规划便携式设备和无线产品时，进步产品功能、延长电池作业时间是规划人员需要面临的两个问题。DC-DC转换器具有效率高、输出电流大、静态电流小等长处，非常适用于为便携式设备供电。现在DC-DC转换器规划技能开展首要趋势有：
（1）高频化技能：跟着开关频率的进步，开关变换器的体积也随之减小，功率密度也得到大幅提高，动态响应得到改进。小功率DC-DC转换器的开关频率将上升到兆赫级。
（2）低输出电压技能：跟着半导体技术的不断开展，微处理器和便携式电子设备的作业电压越来越低，这就要求未来的DC-DC变换器可以供给低输出电压以适应微处理器和便携式电子设备的要求。
这些技能的开展对电源芯片电路的规划提出了更高的要求。首先，跟着开关频率的不断进步，关于开关元件的功能提出了很高的要求，一起有必要具有相应的开关元件驱动电路以确保开关元件在高达兆赫级的开关频率下正常作业。其次，关于电池供电的便携式电子设备来说，电路的作业电压低（以锂电池为例，作业电压2.5——3.6V），因而，电源芯片的作业电压较低。
MOS管具有很低的导通电阻，消耗能量较低，在现在盛行的高效DC——DC芯片中多采用MOS管作为功率开关。但是由于MOS管的寄生电容大，一般情况下NMOS开关管的栅极电容高达几十皮法。这关于规划高作业频率DC——DC转换器开关管驱动电路的规划提出了更高的要求。
在低电压ULSI规划中有多种CMOS、BiCMOS采用自举升压结构的逻辑电路和作为大容性负载的驱动电路。这些电路可以在低于1V电压供电条件下正常作业，而且可以在负载电容1——2pF的条件下作业频率可以到达几十兆甚至上百兆赫兹。本文正是采用了自举升压电路，规划了一种具有大负载电容驱动能力的，适合于低电压、高开关频率升压型DC——DC转换器的驱动电路。电路根据SamsungAHP615BiCMOS工艺规划并通过Hspice仿真验证，在供电电压1.5V，负载电容为60pF时，作业频率可以到达5MHz以上。
举报
