1、 SPI简介
SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。
2、 SPI特点
2.1采用主-从模式（Master-Slave） 的控制方式
SPI 规定了两个 SPI 设备之间通信必须由主设备 （Master） 来控制次设备 （Slave）。 一个 Master 设备可以通过提供 Clock 以及对 Slave 设备进行片选 （Slave Select） 来控制多个 Slave 设备， SPI 协议还规定 Slave 设备的 Clock 由 Master 设备通过 SCK 管脚提供给 Slave 设备， Slave 设备本身不能产生或控制 Clock， 没有 Clock 则 Slave 设备不能正常工作
2.2采用同步方式（Synchronous）传输数据
Master 设备会根据将要交换的数据来产生相应的时钟脉冲（Clock Pulse）， 时钟脉冲组成了时钟信号（Clock Signal） ， 时钟信号通过时钟极性 （CPOL） 和 时钟相位 （CPHA） 控制着两个 SPI 设备间何时数据交换以及何时对接收到的数据进行采样， 来保证数据在两个设备之间是同步传输的。
2.3数据交换（Data Exchanges）
SPI 设备间的数据传输之所以又被称为数据交换， 是因为 SPI 协议规定一个 SPI 设备不能在数据通信过程中仅仅只充当一个 “发送者（Transmitter）” 或者 “接收者（Receiver）”。 在每个 Clock 周期内， SPI 设备都会发送并接收一个 bit 大小的数据， 相当于该设备有一个 bit 大小的数据被交换了。 一个 Slave 设备要想能够接收到 Master 发过来的控制信号， 必须在此之前能够被 Master 设备进行访问 （Access）。 所以， Master 设备必须首先通过
SS/CS pin 对 Slave 设备进行片选， 把想要访问的 Slave 设备选上。 在数据传输的过程中， 每次接收到的数据必须在下一次数据传输之前被采样。 如果之前接收到的数据没有被读取， 那么这些已经接收完成的数据将有可能会被丢弃， 导致 SPI 物理模块最终失效。 因此， 在程序中一般都会在 SPI 传输完数据后， 去读取 SPI 设备里的数据， 即使这些数据（Dummy Data）在我们的程序里是无用的。
2.4 SPI有四种传输模式
上升沿、下降沿、前沿、后沿触发。当然也有MSB和LSB传输方式。
2.5 SPI只有主模式和从模式之分。
没有读和写的说法，因为实质上每次SPI是主从设备在交换数据。也就是说，你发一个数据必然会收到一个数据；你要收一个数据必须也要先发一个数据。
3、 工作机制
3.1概述
上图只是对 SPI 设备间通信的一个简单的描述， 下面就来解释一下图中所示的几个组件（Module）：
SSPBUF，Synchronous Serial Port Buffer， 泛指 SPI 设备里面的内部缓冲区， 一般在物理上是以 FIFO 的形式， 保存传输过程中的临时数据;
SSPSR， Synchronous Serial Port Register， 泛指 SPI 设备里面的移位寄存器（Shift Regitser）， 它的作用是根据设置好的数据位宽（bit-width） 把数据移入或者移出 SSPBUF;
Controller， 泛指 SPI 设备里面的控制寄存器， 可以通过配置它们来设置 SPI 总线的传输模式。
通常情况下， 我们只需要对上图所描述的四个管脚（pin） 进行编程即可控制整个 SPI 设备之间的数据通信：
SCK， Serial Clock， 主要的作用是 Master 设备往 Slave 设备传输时钟信号， 控制数据交换的时机以及速率;
SS/CS， Slave Select/Chip Select， 用于 Master 设备片选 Slave 设备， 使被选中的 Slave 设备能够被 Master 设备所访问;
SDO/MOSI， Serial Data Output/Master Out Slave In， 在 Master 上面也被称为 Tx-Channel， 作为数据的出口， 主要用于 SPI 设备发送数据;
SDI/MISO， Serial Data Input/Master In Slave Out， 在 Master 上面也被称为 Rx-Channel， 作为数据的入口， 主要用于SPI 设备接收数据;
SPI 设备在进行通信的过程中， Master 设备和 Slave 设备之间会产生一个数据链路回环（Data Loop）， 就像上图所画的那样， 通过 SDO 和 SDI 管脚， SSPSR 控制数据移入移出 SSPBUF， Controller 确定 SPI 总线的通信模式， SCK 传输时钟信号。
3.2 Timing
上图通过 Master 设备与 Slave 设备之间交换1 Byte 数据来说明 SPI 协议的工作机制。
首先， 在这里解释一下相位和极性的概念
3.2.1 SPI相关的缩写或说法
SPI的极性Polarity和相位Phase，最常见的写法是CPOL和CPHA，不过也有一些其他写法，简单总结如下：
（1） CKPOL （Clock Polarity） = CPOL = POL = Polarity = （时钟）极性
（2） CKPHA （Clock Phase） = CPHA = PHA = Phase = （时钟）相位
（3） SCK=SCLK=SPI的时钟
（4） Edge=边沿，即时钟电平变化的时刻，即上升沿（rising edge）或者下降沿（falling edge）
对于一个时钟周期内，有两个edge，分别称为：
Leading edge=前一个边沿=第一个边沿，对于开始电压是1，那么就是1变成0的时候，对于开始电压是0，那么就是0变成1的时候；
Trailing edge=后一个边沿=第二个边沿，对于开始电压是1，那么就是0变成1的时候（即在第一次1变成0之后，才可能有后面的0变成1），对于开始电压是0，那么就是1变成0的时候；
3.2.2 SPI的相位和极性
CPOL和CPHA，分别都可以是0或时1，对应的四种组合就是：
Mode 0 CPOL=0， CPHA=0
Mode 1 CPOL=0， CPHA=1
Mode 2 CPOL=1， CPHA=0
Mode 3 CPOL=1， CPHA=1
3.2.3 CPOL极性
先说什么是SCLK时钟的空闲时刻，其就是当SCLK在数发送8个bit比特数据之前和之后的状态，于此对应的，SCLK在发送数据的时候，就是正常的工作的时候，有效active的时刻了。
先说英文，其精简解释为：Clock Polarity = IDLE state of SCK。
再用中文详解：
SPI的CPOL，表示当SCLK空闲idle的时候，其电平的值是低电平0还是高电平1：
CPOL=0，时钟空闲idle时候的电平是低电平，所以当SCLK有效的时候，就是高电平，就是所谓的active-high；
CPOL=1，时钟空闲idle时候的电平是高电平，所以当SCLK有效的时候，就是低电平，就是所谓的active-low；
3.2.4 CPHA相位
首先说明一点，capture strobe = latch = read = sample，都是表示数据采样，数据有效的时刻。相位，对应着数据采样是在第几个边沿（edge），是第一个边沿还是第二个边沿，0对应着第一个边沿，1对应着第二个边沿。
对于：
CPHA=0，表示第一个边沿：
对于CPOL=0，idle时候的是低电平，第一个边沿就是从低变到高，所以是上升沿；
对于CPOL=1，idle时候的是高电平，第一个边沿就是从高变到低，所以是下降沿；
CPHA=1，表示第二个边沿：
对于CPOL=0，idle时候的是低电平，第二个边沿就是从高变到低，所以是下降沿；
对于CPOL=1，idle时候的是高电平，第一个边沿就是从低变到高，所以是上升沿；
还是上图大家更容易看懂
3.2.5 软件中如何设置SPI的极性和相位
SPI分主设备和从设备，两者通过SPI协议通讯。
而设置SPI的模式，是从设备的模式，决定了主设备的模式。
所以要先去搞懂从设备的SPI是何种模式，然后再将主设备的SPI的模式，设置和从设备相同的模式，即可正常通讯。
对于从设备的SPI是什么模式，有两种：
3.2.5.1固定的，有SPI从设备硬件决定的
SPI从设备，具体是什么模式，相关的datasheet中会有描述，需要自己去datasheet中找到相关的描述，即：
关于SPI从设备，在空闲的时候，是高电平还是低电平，即决定了CPOL是0还是1；
然后再找到关于设备是在上升沿还是下降沿去采样数据，这样就是，在定了CPOL的值的前提下，对应着可以推算出CPHA是0还是1了。
3.2.5.2 可配置的，由软件自己设定
从设备也是一个SPI控制器，4种模式都支持，此时只要自己设置为某种模式即可。
然后知道了从设备的模式后，再去将SPI主设备的模式，设置为和从设备模式一样，即可。
对于如何配置SPI的CPOL和CPHA的话，不多细说，多数都是直接去写对应的SPI控制器中对应寄存器中的CPOL和CPHA那两位，写0或写1即可。
3.3 SSPSR
SSPSR 是 SPI 设备内部的移位寄存器（Shift Register）。 它的主要作用是根据 SPI 时钟信号状态， 往 SSPBUF 里移入或者移出数据， 每次移动的数据大小由 Bus-Width 以及 Channel-Width 所决定。
Bus-Width 的作用是指定地址总线到 Master 设备之间数据传输的单位。
例如， 我们想要往 Master 设备里面的 SSPBUF 写入 16 Byte 大小的数据： 首先， 给 Master 设备的配置寄存器设置 Bus-Width 为 Byte; 然后往 Master 设备的 Tx-Data 移位寄存器在地址总线的入口写入数据， 每次写入 1 Byte 大小的数据（使用 writeb 函数）; 写完 1 Byte 数据之后， Master 设备里面的 Tx-Data 移位寄存器会自动把从地址总线传来的1 Byte 数据移入 SSPBUF 里; 上述动作一共需要重复执行 16
次。
Channel-Width 的作用是指定 Master 设备与 Slave 设备之间数据传输的单位。 与 Bus-Width 相似， Master 设备内部的移位寄存器会依据 Channel-Width 自动地把数据从 Master-SSPBUF 里通过 Master-SDO 管脚搬运到 Slave 设备里的 Slave-SDI 引脚， Slave－SSPSR 再把每次接收的数据移入 Slave-SSPBUF里。通常情况下， Bus-Width 总是会大于或等于 Channel-Width， 这样能保证不会出现因
Master 与 Slave 之间数据交换的频率比地址总线与 Master 之间的数据交换频率要快， 导致 SSPBUF 里面存放的数据为无效数据这样的情况。
3.4 SSPBUF
我们知道， 在每个时钟周期内， Master 与 Slave 之间交换的数据其实都是 SPI 内部移位寄存器从 SSPBUF 里面拷贝的。 我们可以通过往 SSPBUF 对应的寄存器 （Tx-Data / Rx-Data register） 里读写数据， 间接地操控 SPI 设备内部的 SSPBUF.
例如， 在发送数据之前， 我们应该先往 Master 的 Tx-Data 寄存器写入将要发送出去的数据， 这些数据会被 Master-SSPSR 移位寄存器根据 Bus-Width 自动移入 Master-SSPBUF 里， 然后这些数据又会被 Master-SSPSR 根据 Channel-Width 从 Master-SSPBUF 中移出， 通过 Master-SDO 管脚传给 Slave-SDI 管脚， Slave-SSPSR 则把从 Slave-SDI 接收到的数据移入 Slave-SSPBUF 里。
与此同时， Slave-SSPBUF 里面的数据根据每次接收数据的大小（Channel-Width）， 通过 Slave-SDO 发往 Master-SDI， Master-SSPSR 再把从 Master-SDI 接收的数据移入 Master-SSPBUF.在单次数据传输完成之后， 用户程序可以通过从 Master 设备的 Rx-Data 寄存器读取 Master 设备数据交换得到的数据。
3.5 Controller
Master 设备里面的 Controller 主要通过时钟信号（Clock Signal）以及片选信号（Slave Select Signal）来控制 Slave 设备。 Slave 设备会一直等待， 直到接收到 Master 设备发过来的片选信号， 然后根据时钟信号来工作。
Master 设备的片选操作必须由程序所实现。 例如： 由程序把 SS/CS 管脚的时钟信号拉低电平， 完成 SPI 设备数据通信的前期工作; 当程序想让 SPI 设备结束数据通信时， 再把 SS/CS 管脚上的时钟信号拉高电平。
4. SPI举例
上面说了那么多，在这里我来举一个例子帮助大家理解。
SPI是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。
假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。
那么第一个上升沿来的时候 数据将会是sdo=1；寄存器=0101010x。下降沿到来的时候，sdi上的电平将所存到寄存器中去，那么这时寄存器=0101010sdi，这样在 8个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完成里一个spi时序。
举例：
假设主机和从机初始化就绪：并且主机的***uff=0xaa，从机的***uff=0x55，下面将分步对spi的8个时钟周期的数据情况演示一遍：假设上升沿发送数据
这样就完成了两个寄存器8位的交换，上面的上表示上升沿、下表示下降沿，sdi、sdo相对于主机而言的。已经很接近理解了，下一步就是把 上面的过程转为动画
5、 STM32驱动
STM32的spi较为简单，因为STM32的内部集成有SPI。
5.1 SPI的初始化
void SPIInit（void）
{
SPI_InitTypeDef SPI_InitStructure;
//初始化SPI与GPIO口的连接
FLASH_GPIO_Init（）;
/！《 Deselect the FLASH： Chip Select high /
CE_High（）;
/！《 SPI configuration /
SPI_InitStructure.SPI_Direction = SPI_Direction_2Lines_FullDuplex;
SPI_InitStructure.SPI_Mode = SPI_Mode_Master;
SPI_InitStructure.SPI_DataSize = SPI_DataSize_8b;
SPI_InitStructure.SPI_CPOL = SPI_CPOL_High;
SPI_InitStructure.SPI_CPHA = SPI_CPHA_2Edge;
SPI_InitStructure.SPI_NSS = SPI_NSS_Soft;
SPI_InitStructure.SPI_BaudRatePrescaler = SPI_BaudRatePrescaler_8;
SPI_InitStructure.SPI_FirstBit = SPI_FirstBit_MSB;
SPI_InitStructure.SPI_CRCPolynomial = 7;
SPI_Init（SPI1， &SPI_InitStructure）;
/！《 Enable the sFLASH_SPI /
SPI_Cmd（SPI1， ENABLE）;
}
1
5.2 SPI写1个字节
uint8 Send_Byte（uint8 data）
{
//发送不为空
while（！（SPI1-》SR & SPI_I2S_FLAG_TXE））;
SPI1-》DR = data;
//读取收到的数据
while（！（SPI1-》SR & SPI_I2S_FLAG_RXNE））;
return SPI1-》DR;
}
1
5.3 SPI读一个字节
uint8 Get_Byte（void）
{
//发送不为空
while（！（SPI1-》SR & SPI_I2S_FLAG_TXE））; // 发送缓冲为空，跳出循环
SPI1-》DR = 0xFF; //
//读取收到的数据
while（！（SPI1-》SR & SPI_I2S_FLAG_RXNE））; //接受缓冲非空，跳出循环
return SPI1-》DR;
}
1
下面还有一种解释：
SPI总线
MOTOROLA公司的SPI总线的基本信号线为3根传输线，即SI、SO、SCK。传输的速率由时钟信号SCK决定，SI为数据输入、SO为数据输出。采用SPI总线的系统如图8-27所示，它包含了一个主片和多个从片，主片通过发出片选信号-CS来控制对哪个从片进行通信，当某个从片的-CS信号有效时，能通过SI接收指令、数据，并通过SO发回数据。而未被选中的从片的SO端处于高阻状态。
图8-27 SPI总线的系统
主片在访问某一从片时，必须使该从片的片选信号有效；主片在SCK信号的同步下，通过SI线发出指令、地址信息；如需将数据输出，则接着写指令，由SCK同步在SI线上发出数据；如需读回数据，则接着读指令，由主片发出SCK，从片根据SCK的节拍通过SO发回数据。
因而对具有SPI接口的从片器件来讲，SCK、SI是输入信号，SO是输出信号。SCK用于主片和从片通信的同步。SI用于将信息传输到器件，输入的信息包括指令、地址和数据，指令、地址和数据的变化在SCK的低电平期间进行，并由SCK信号的上升沿锁存。SO用于将信息从器件传出，传出的信息包括状态和数据，信息在SCK信号的下降沿移出。
Microchip公司的25XX系列的串行E2PROM采用了SPI总线，该系列器件的性能如表8-2所示。
表8-2 Microchip公司的25XX系列的串行E2PROM
型号
25XX040
25XX080
25XX160
25XX320
容量
4K
（512 X 8bit）
8K
（1024 X 8bit）
16K
（4096 X 8bit）
32K
（4096 X 8bit）
地址信号
A0~A8
A0~A9
A0~A10
A0~A11
以25XX320为例，该器件是4K字节的E2PROM，结构如图8-28所示，接口信号为SCK、SI和SO，此外还具有-CS、-WP、-HOLD信号线。其中-CS为器件选中信号，当此信号为低电平时器件被选中，高电平时器件处于等待状态。
图8-28 25XX320的结构
与并行接口电路不同的是，在并行接口电路中对器件进行操作的控制信号，在串行接口电路中只能用指令实现，25XX320的操作指令有数据读指令、写操作的允许和禁止指令、写数据指令和状态寄存器的读写指令。在器件的内部有一个8位的指令寄存器，在SCK的上升沿，通过SI信号线，指令输入到上述寄存器并被执行。
表8-3 25系列串行存储器的指令
指令名称
指令格式
描述
READ
00000011
从选定的地址开始读存储器数据
WRITE
00000010
从选定的地址开始写存储器数据
WRDI
00000100
禁止写操作
WREN
00000110
允许写操作
RDSR
00000101
读状态寄存器
WRSR
00000001
写状态寄存器
器件的读操作时序如图8-29所示。当-CS信号有效时，在SCK信号的同步下，8位的读指令送入器件，接着送入16位地址（由于25XX320只使用地址信号A0~A11，地址的高4位无效）。在读指令和地址发出后，SCK继续发出时钟信号，此时存储在该地址的数据由SCK控制从SO引脚移出。在每个数据移出后，内部的地址指针自动加1，如继续对器件发送SCK信号，可读出下一个数据。当地址指针计到0FFFH之后，将回到0000H。读操作的结束由-CS信号变高实现。
图8-29 25系列串行存储器的读时序
25XX系列的串行EEPROM的写操作通过写允许及禁止指令控制，写操作必须在器件处于写允许状态时进行。
写允许及禁止指令均为8位的指令，指令的操作过程为：将-CS信号置为低电平，在SCK信号的作用下，通过SI引脚输入上述指令，在8位的指令送入器件之后，将-CS信号置为高电平，使器件锁存于写允许或写禁止状态。如在输入写允许指令后未将-CS信号置为高电平，则写允许状态未锁存，此时如直接进行写操作，数据将不能写入存储器。在上电、写禁止指令、写状态寄存器指令、写数据指令执行之后，器件的写允许状态将被复位，即处于写禁止状态。
写操作通常在写允许指令之后进行，其时序如图8-30所示。在写允许状态锁存后，将-CS变高；再将-CS变低，在SCK的同步下输入写操作指令并送入16位地址，紧接着发送需写入的数据，写入的数据一次最多可达32个，但必须保证在同一页内。一页数据的地址从XXXXXXXX XXX0 0000 开始，到XXXX XXXX XXX1 1111结束，当内部的地址指针计数器达到XXXX
XXXX XXX11111后，继续发送时钟信号将使地址计数器回复到该页的第一个地址，即XXXX XXXX XXX0 0000H。
图8-30 25系列串行存储器的写时序
为了使数据有效写入，-CS信号只能在写入数据的最后一个字节的最低位写入后变高。如-CS信号在其他时间变高，将无法保证数据的完整写入。在写操作的过程中，能通过读状态指令将状态寄存器的内容读回，当写操作完成后，写允许锁存状态将被复位。
优缺点
SPI接口具有如下
优点：
1） 支持全双工操作；
2） 操作简单；
3） 数据传输速率较高。
缺点：
1） 需要占用主机较多的口线（每个从机都需要一根片选线）；
2） 只支持单个主机。
3） 没有指定的流控制，没有应答机制确认是否接收到数据。
如果还是看不懂，那就再通俗点。
SPI总线协议介绍
一、技术性能
SPI接口是Motorola 首先提出的全双工三线同步串行外围接口，采用主从模式（MasterSlave）架构；支持多slave模式应用，一般仅支持单Master。时钟由Master控制，在时钟移位脉冲下，数据按位传输，高位在前，低位在后（MSBfirst）；SPI接口有2根单向数据线，为全双工通信，目前应用中的数据速率可达几Mbps的水平。总线结构如下图所示。
二、接口定义
SPI接口共有4根信号线，分别是：设备选择线、时钟线、串行输出数据线、串行输入数据线。
（1）MOSI：主器件数据输出，从器件数据输入
（2）MISO：主器件数据输入，从器件数据输出
（3）SCLK：时钟信号，由主器件产生
（4）/SS：从器件使能信号，由主器件控制
三、内部结构
四、 时钟极性和时钟相位
在SPI操作中，最重要的两项设置就是时钟极性（CPOL或UCCKPL）和时钟相位（CPHA或UCCKPH）。时钟极性设置时钟空闲时的电平，时钟相位设置读取数据和发送数据的时钟沿。
主机和从机的发送数据是同时完成的，两者的接收数据也是同时完成的。所以为了保证主从机正确通信，应使得它们的SPI具有相同的时钟极性和时钟相位。
SPI接口时钟配置心得：在主设备这边配置SPI接口时钟的时候一定要弄清楚从设备的时钟要求，因为主设备这边的时钟极性和相位都是以从设备为基准的。因此在时钟极性的配置上一定要搞清楚从设备是在时钟的上升沿还是下降沿接收数据，是在时钟的下降沿还是上升沿输出数据。
五、传输时序
SPI接口在内部硬件实际上是两个简单的移位寄存器，传输的数据为8位，在主器件产生的从器件使能信号和移位脉冲下，按位传输，高位在前，低位在后。如下图所示，在SCLK的下降沿上数据改变，上升沿一位数据被存入移位寄存器。
五、数据传输
在一个SPI时钟周期内，会完成如下操作：
1）主机通过MOSI线发送1位数据，从机通过该线读取这1位数据；
2）从机通过MISO线发送1位数据，主机通过该线读取这1位数据。
这是通过移位寄存器来实现的。如下图所示，主机和从机各有一个移位寄存器，且二者连接成环。随着时钟脉冲，数据按照从高位到低位的方式依次移出主机寄存器和从机寄存器，并且依次移入从机寄存器和主机寄存器。当寄存器中的内容全部移出时，相当于完成了两个寄存器内容的交换。
1、 SPI简介
SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。
2、 SPI特点
2.1采用主-从模式（Master-Slave） 的控制方式
SPI 规定了两个 SPI 设备之间通信必须由主设备 （Master） 来控制次设备 （Slave）。 一个 Master 设备可以通过提供 Clock 以及对 Slave 设备进行片选 （Slave Select） 来控制多个 Slave 设备， SPI 协议还规定 Slave 设备的 Clock 由 Master 设备通过 SCK 管脚提供给 Slave 设备， Slave 设备本身不能产生或控制 Clock， 没有 Clock 则 Slave 设备不能正常工作
2.2采用同步方式（Synchronous）传输数据
Master 设备会根据将要交换的数据来产生相应的时钟脉冲（Clock Pulse）， 时钟脉冲组成了时钟信号（Clock Signal） ， 时钟信号通过时钟极性 （CPOL） 和 时钟相位 （CPHA） 控制着两个 SPI 设备间何时数据交换以及何时对接收到的数据进行采样， 来保证数据在两个设备之间是同步传输的。
2.3数据交换（Data Exchanges）
SPI 设备间的数据传输之所以又被称为数据交换， 是因为 SPI 协议规定一个 SPI 设备不能在数据通信过程中仅仅只充当一个 “发送者（Transmitter）” 或者 “接收者（Receiver）”。 在每个 Clock 周期内， SPI 设备都会发送并接收一个 bit 大小的数据， 相当于该设备有一个 bit 大小的数据被交换了。 一个 Slave 设备要想能够接收到 Master 发过来的控制信号， 必须在此之前能够被 Master 设备进行访问 （Access）。 所以， Master 设备必须首先通过
SS/CS pin 对 Slave 设备进行片选， 把想要访问的 Slave 设备选上。 在数据传输的过程中， 每次接收到的数据必须在下一次数据传输之前被采样。 如果之前接收到的数据没有被读取， 那么这些已经接收完成的数据将有可能会被丢弃， 导致 SPI 物理模块最终失效。 因此， 在程序中一般都会在 SPI 传输完数据后， 去读取 SPI 设备里的数据， 即使这些数据（Dummy Data）在我们的程序里是无用的。
2.4 SPI有四种传输模式
上升沿、下降沿、前沿、后沿触发。当然也有MSB和LSB传输方式。
2.5 SPI只有主模式和从模式之分。
没有读和写的说法，因为实质上每次SPI是主从设备在交换数据。也就是说，你发一个数据必然会收到一个数据；你要收一个数据必须也要先发一个数据。
3、 工作机制
3.1概述
上图只是对 SPI 设备间通信的一个简单的描述， 下面就来解释一下图中所示的几个组件（Module）：
SSPBUF，Synchronous Serial Port Buffer， 泛指 SPI 设备里面的内部缓冲区， 一般在物理上是以 FIFO 的形式， 保存传输过程中的临时数据;
SSPSR， Synchronous Serial Port Register， 泛指 SPI 设备里面的移位寄存器（Shift Regitser）， 它的作用是根据设置好的数据位宽（bit-width） 把数据移入或者移出 SSPBUF;
Controller， 泛指 SPI 设备里面的控制寄存器， 可以通过配置它们来设置 SPI 总线的传输模式。
通常情况下， 我们只需要对上图所描述的四个管脚（pin） 进行编程即可控制整个 SPI 设备之间的数据通信：
SCK， Serial Clock， 主要的作用是 Master 设备往 Slave 设备传输时钟信号， 控制数据交换的时机以及速率;
SS/CS， Slave Select/Chip Select， 用于 Master 设备片选 Slave 设备， 使被选中的 Slave 设备能够被 Master 设备所访问;
SDO/MOSI， Serial Data Output/Master Out Slave In， 在 Master 上面也被称为 Tx-Channel， 作为数据的出口， 主要用于 SPI 设备发送数据;
SDI/MISO， Serial Data Input/Master In Slave Out， 在 Master 上面也被称为 Rx-Channel， 作为数据的入口， 主要用于SPI 设备接收数据;
SPI 设备在进行通信的过程中， Master 设备和 Slave 设备之间会产生一个数据链路回环（Data Loop）， 就像上图所画的那样， 通过 SDO 和 SDI 管脚， SSPSR 控制数据移入移出 SSPBUF， Controller 确定 SPI 总线的通信模式， SCK 传输时钟信号。
3.2 Timing
上图通过 Master 设备与 Slave 设备之间交换1 Byte 数据来说明 SPI 协议的工作机制。
首先， 在这里解释一下相位和极性的概念
3.2.1 SPI相关的缩写或说法
SPI的极性Polarity和相位Phase，最常见的写法是CPOL和CPHA，不过也有一些其他写法，简单总结如下：
（1） CKPOL （Clock Polarity） = CPOL = POL = Polarity = （时钟）极性
（2） CKPHA （Clock Phase） = CPHA = PHA = Phase = （时钟）相位
（3） SCK=SCLK=SPI的时钟
（4） Edge=边沿，即时钟电平变化的时刻，即上升沿（rising edge）或者下降沿（falling edge）
对于一个时钟周期内，有两个edge，分别称为：
Leading edge=前一个边沿=第一个边沿，对于开始电压是1，那么就是1变成0的时候，对于开始电压是0，那么就是0变成1的时候；
Trailing edge=后一个边沿=第二个边沿，对于开始电压是1，那么就是0变成1的时候（即在第一次1变成0之后，才可能有后面的0变成1），对于开始电压是0，那么就是1变成0的时候；
3.2.2 SPI的相位和极性
CPOL和CPHA，分别都可以是0或时1，对应的四种组合就是：
Mode 0 CPOL=0， CPHA=0
Mode 1 CPOL=0， CPHA=1
Mode 2 CPOL=1， CPHA=0
Mode 3 CPOL=1， CPHA=1
3.2.3 CPOL极性
先说什么是SCLK时钟的空闲时刻，其就是当SCLK在数发送8个bit比特数据之前和之后的状态，于此对应的，SCLK在发送数据的时候，就是正常的工作的时候，有效active的时刻了。
先说英文，其精简解释为：Clock Polarity = IDLE state of SCK。
再用中文详解：
SPI的CPOL，表示当SCLK空闲idle的时候，其电平的值是低电平0还是高电平1：
CPOL=0，时钟空闲idle时候的电平是低电平，所以当SCLK有效的时候，就是高电平，就是所谓的active-high；
CPOL=1，时钟空闲idle时候的电平是高电平，所以当SCLK有效的时候，就是低电平，就是所谓的active-low；
3.2.4 CPHA相位
首先说明一点，capture strobe = latch = read = sample，都是表示数据采样，数据有效的时刻。相位，对应着数据采样是在第几个边沿（edge），是第一个边沿还是第二个边沿，0对应着第一个边沿，1对应着第二个边沿。
对于：
CPHA=0，表示第一个边沿：
对于CPOL=0，idle时候的是低电平，第一个边沿就是从低变到高，所以是上升沿；
对于CPOL=1，idle时候的是高电平，第一个边沿就是从高变到低，所以是下降沿；
CPHA=1，表示第二个边沿：
对于CPOL=0，idle时候的是低电平，第二个边沿就是从高变到低，所以是下降沿；
对于CPOL=1，idle时候的是高电平，第一个边沿就是从低变到高，所以是上升沿；
还是上图大家更容易看懂
3.2.5 软件中如何设置SPI的极性和相位
SPI分主设备和从设备，两者通过SPI协议通讯。
而设置SPI的模式，是从设备的模式，决定了主设备的模式。
所以要先去搞懂从设备的SPI是何种模式，然后再将主设备的SPI的模式，设置和从设备相同的模式，即可正常通讯。
对于从设备的SPI是什么模式，有两种：
3.2.5.1固定的，有SPI从设备硬件决定的
SPI从设备，具体是什么模式，相关的datasheet中会有描述，需要自己去datasheet中找到相关的描述，即：
关于SPI从设备，在空闲的时候，是高电平还是低电平，即决定了CPOL是0还是1；
然后再找到关于设备是在上升沿还是下降沿去采样数据，这样就是，在定了CPOL的值的前提下，对应着可以推算出CPHA是0还是1了。
3.2.5.2 可配置的，由软件自己设定
从设备也是一个SPI控制器，4种模式都支持，此时只要自己设置为某种模式即可。
然后知道了从设备的模式后，再去将SPI主设备的模式，设置为和从设备模式一样，即可。
对于如何配置SPI的CPOL和CPHA的话，不多细说，多数都是直接去写对应的SPI控制器中对应寄存器中的CPOL和CPHA那两位，写0或写1即可。
3.3 SSPSR
SSPSR 是 SPI 设备内部的移位寄存器（Shift Register）。 它的主要作用是根据 SPI 时钟信号状态， 往 SSPBUF 里移入或者移出数据， 每次移动的数据大小由 Bus-Width 以及 Channel-Width 所决定。
Bus-Width 的作用是指定地址总线到 Master 设备之间数据传输的单位。
例如， 我们想要往 Master 设备里面的 SSPBUF 写入 16 Byte 大小的数据： 首先， 给 Master 设备的配置寄存器设置 Bus-Width 为 Byte; 然后往 Master 设备的 Tx-Data 移位寄存器在地址总线的入口写入数据， 每次写入 1 Byte 大小的数据（使用 writeb 函数）; 写完 1 Byte 数据之后， Master 设备里面的 Tx-Data 移位寄存器会自动把从地址总线传来的1 Byte 数据移入 SSPBUF 里; 上述动作一共需要重复执行 16
次。
Channel-Width 的作用是指定 Master 设备与 Slave 设备之间数据传输的单位。 与 Bus-Width 相似， Master 设备内部的移位寄存器会依据 Channel-Width 自动地把数据从 Master-SSPBUF 里通过 Master-SDO 管脚搬运到 Slave 设备里的 Slave-SDI 引脚， Slave－SSPSR 再把每次接收的数据移入 Slave-SSPBUF里。通常情况下， Bus-Width 总是会大于或等于 Channel-Width， 这样能保证不会出现因
Master 与 Slave 之间数据交换的频率比地址总线与 Master 之间的数据交换频率要快， 导致 SSPBUF 里面存放的数据为无效数据这样的情况。
3.4 SSPBUF
我们知道， 在每个时钟周期内， Master 与 Slave 之间交换的数据其实都是 SPI 内部移位寄存器从 SSPBUF 里面拷贝的。 我们可以通过往 SSPBUF 对应的寄存器 （Tx-Data / Rx-Data register） 里读写数据， 间接地操控 SPI 设备内部的 SSPBUF.
例如， 在发送数据之前， 我们应该先往 Master 的 Tx-Data 寄存器写入将要发送出去的数据， 这些数据会被 Master-SSPSR 移位寄存器根据 Bus-Width 自动移入 Master-SSPBUF 里， 然后这些数据又会被 Master-SSPSR 根据 Channel-Width 从 Master-SSPBUF 中移出， 通过 Master-SDO 管脚传给 Slave-SDI 管脚， Slave-SSPSR 则把从 Slave-SDI 接收到的数据移入 Slave-SSPBUF 里。
与此同时， Slave-SSPBUF 里面的数据根据每次接收数据的大小（Channel-Width）， 通过 Slave-SDO 发往 Master-SDI， Master-SSPSR 再把从 Master-SDI 接收的数据移入 Master-SSPBUF.在单次数据传输完成之后， 用户程序可以通过从 Master 设备的 Rx-Data 寄存器读取 Master 设备数据交换得到的数据。
3.5 Controller
Master 设备里面的 Controller 主要通过时钟信号（Clock Signal）以及片选信号（Slave Select Signal）来控制 Slave 设备。 Slave 设备会一直等待， 直到接收到 Master 设备发过来的片选信号， 然后根据时钟信号来工作。
Master 设备的片选操作必须由程序所实现。 例如： 由程序把 SS/CS 管脚的时钟信号拉低电平， 完成 SPI 设备数据通信的前期工作; 当程序想让 SPI 设备结束数据通信时， 再把 SS/CS 管脚上的时钟信号拉高电平。
4. SPI举例
上面说了那么多，在这里我来举一个例子帮助大家理解。
SPI是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。
假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。
那么第一个上升沿来的时候 数据将会是sdo=1；寄存器=0101010x。下降沿到来的时候，sdi上的电平将所存到寄存器中去，那么这时寄存器=0101010sdi，这样在 8个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完成里一个spi时序。
举例：
假设主机和从机初始化就绪：并且主机的***uff=0xaa，从机的***uff=0x55，下面将分步对spi的8个时钟周期的数据情况演示一遍：假设上升沿发送数据
这样就完成了两个寄存器8位的交换，上面的上表示上升沿、下表示下降沿，sdi、sdo相对于主机而言的。已经很接近理解了，下一步就是把 上面的过程转为动画
5、 STM32驱动
STM32的spi较为简单，因为STM32的内部集成有SPI。
5.1 SPI的初始化
void SPIInit（void）
{
SPI_InitTypeDef SPI_InitStructure;
//初始化SPI与GPIO口的连接
FLASH_GPIO_Init（）;
/！《 Deselect the FLASH： Chip Select high /
CE_High（）;
/！《 SPI configuration /
SPI_InitStructure.SPI_Direction = SPI_Direction_2Lines_FullDuplex;
SPI_InitStructure.SPI_Mode = SPI_Mode_Master;
SPI_InitStructure.SPI_DataSize = SPI_DataSize_8b;
SPI_InitStructure.SPI_CPOL = SPI_CPOL_High;
SPI_InitStructure.SPI_CPHA = SPI_CPHA_2Edge;
SPI_InitStructure.SPI_NSS = SPI_NSS_Soft;
SPI_InitStructure.SPI_BaudRatePrescaler = SPI_BaudRatePrescaler_8;
SPI_InitStructure.SPI_FirstBit = SPI_FirstBit_MSB;
SPI_InitStructure.SPI_CRCPolynomial = 7;
SPI_Init（SPI1， &SPI_InitStructure）;
/！《 Enable the sFLASH_SPI /
SPI_Cmd（SPI1， ENABLE）;
}
1
5.2 SPI写1个字节
uint8 Send_Byte（uint8 data）
{
//发送不为空
while（！（SPI1-》SR & SPI_I2S_FLAG_TXE））;
SPI1-》DR = data;
//读取收到的数据
while（！（SPI1-》SR & SPI_I2S_FLAG_RXNE））;
return SPI1-》DR;
}
1
5.3 SPI读一个字节
uint8 Get_Byte（void）
{
//发送不为空
while（！（SPI1-》SR & SPI_I2S_FLAG_TXE））; // 发送缓冲为空，跳出循环
SPI1-》DR = 0xFF; //
//读取收到的数据
while（！（SPI1-》SR & SPI_I2S_FLAG_RXNE））; //接受缓冲非空，跳出循环
return SPI1-》DR;
}
1
下面还有一种解释：
SPI总线
MOTOROLA公司的SPI总线的基本信号线为3根传输线，即SI、SO、SCK。传输的速率由时钟信号SCK决定，SI为数据输入、SO为数据输出。采用SPI总线的系统如图8-27所示，它包含了一个主片和多个从片，主片通过发出片选信号-CS来控制对哪个从片进行通信，当某个从片的-CS信号有效时，能通过SI接收指令、数据，并通过SO发回数据。而未被选中的从片的SO端处于高阻状态。
图8-27 SPI总线的系统
主片在访问某一从片时，必须使该从片的片选信号有效；主片在SCK信号的同步下，通过SI线发出指令、地址信息；如需将数据输出，则接着写指令，由SCK同步在SI线上发出数据；如需读回数据，则接着读指令，由主片发出SCK，从片根据SCK的节拍通过SO发回数据。
因而对具有SPI接口的从片器件来讲，SCK、SI是输入信号，SO是输出信号。SCK用于主片和从片通信的同步。SI用于将信息传输到器件，输入的信息包括指令、地址和数据，指令、地址和数据的变化在SCK的低电平期间进行，并由SCK信号的上升沿锁存。SO用于将信息从器件传出，传出的信息包括状态和数据，信息在SCK信号的下降沿移出。
Microchip公司的25XX系列的串行E2PROM采用了SPI总线，该系列器件的性能如表8-2所示。
表8-2 Microchip公司的25XX系列的串行E2PROM
型号
25XX040
25XX080
25XX160
25XX320
容量
4K
（512 X 8bit）
8K
（1024 X 8bit）
16K
（4096 X 8bit）
32K
（4096 X 8bit）
地址信号
A0~A8
A0~A9
A0~A10
A0~A11
以25XX320为例，该器件是4K字节的E2PROM，结构如图8-28所示，接口信号为SCK、SI和SO，此外还具有-CS、-WP、-HOLD信号线。其中-CS为器件选中信号，当此信号为低电平时器件被选中，高电平时器件处于等待状态。
图8-28 25XX320的结构
与并行接口电路不同的是，在并行接口电路中对器件进行操作的控制信号，在串行接口电路中只能用指令实现，25XX320的操作指令有数据读指令、写操作的允许和禁止指令、写数据指令和状态寄存器的读写指令。在器件的内部有一个8位的指令寄存器，在SCK的上升沿，通过SI信号线，指令输入到上述寄存器并被执行。
表8-3 25系列串行存储器的指令
指令名称
指令格式
描述
READ
00000011
从选定的地址开始读存储器数据
WRITE
00000010
从选定的地址开始写存储器数据
WRDI
00000100
禁止写操作
WREN
00000110
允许写操作
RDSR
00000101
读状态寄存器
WRSR
00000001
写状态寄存器
器件的读操作时序如图8-29所示。当-CS信号有效时，在SCK信号的同步下，8位的读指令送入器件，接着送入16位地址（由于25XX320只使用地址信号A0~A11，地址的高4位无效）。在读指令和地址发出后，SCK继续发出时钟信号，此时存储在该地址的数据由SCK控制从SO引脚移出。在每个数据移出后，内部的地址指针自动加1，如继续对器件发送SCK信号，可读出下一个数据。当地址指针计到0FFFH之后，将回到0000H。读操作的结束由-CS信号变高实现。
图8-29 25系列串行存储器的读时序
25XX系列的串行EEPROM的写操作通过写允许及禁止指令控制，写操作必须在器件处于写允许状态时进行。
写允许及禁止指令均为8位的指令，指令的操作过程为：将-CS信号置为低电平，在SCK信号的作用下，通过SI引脚输入上述指令，在8位的指令送入器件之后，将-CS信号置为高电平，使器件锁存于写允许或写禁止状态。如在输入写允许指令后未将-CS信号置为高电平，则写允许状态未锁存，此时如直接进行写操作，数据将不能写入存储器。在上电、写禁止指令、写状态寄存器指令、写数据指令执行之后，器件的写允许状态将被复位，即处于写禁止状态。
写操作通常在写允许指令之后进行，其时序如图8-30所示。在写允许状态锁存后，将-CS变高；再将-CS变低，在SCK的同步下输入写操作指令并送入16位地址，紧接着发送需写入的数据，写入的数据一次最多可达32个，但必须保证在同一页内。一页数据的地址从XXXXXXXX XXX0 0000 开始，到XXXX XXXX XXX1 1111结束，当内部的地址指针计数器达到XXXX
XXXX XXX11111后，继续发送时钟信号将使地址计数器回复到该页的第一个地址，即XXXX XXXX XXX0 0000H。
图8-30 25系列串行存储器的写时序
为了使数据有效写入，-CS信号只能在写入数据的最后一个字节的最低位写入后变高。如-CS信号在其他时间变高，将无法保证数据的完整写入。在写操作的过程中，能通过读状态指令将状态寄存器的内容读回，当写操作完成后，写允许锁存状态将被复位。
优缺点
SPI接口具有如下
优点：
1） 支持全双工操作；
2） 操作简单；
3） 数据传输速率较高。
缺点：
1） 需要占用主机较多的口线（每个从机都需要一根片选线）；
2） 只支持单个主机。
3） 没有指定的流控制，没有应答机制确认是否接收到数据。
如果还是看不懂，那就再通俗点。
SPI总线协议介绍
一、技术性能
SPI接口是Motorola 首先提出的全双工三线同步串行外围接口，采用主从模式（MasterSlave）架构；支持多slave模式应用，一般仅支持单Master。时钟由Master控制，在时钟移位脉冲下，数据按位传输，高位在前，低位在后（MSBfirst）；SPI接口有2根单向数据线，为全双工通信，目前应用中的数据速率可达几Mbps的水平。总线结构如下图所示。
二、接口定义
SPI接口共有4根信号线，分别是：设备选择线、时钟线、串行输出数据线、串行输入数据线。
（1）MOSI：主器件数据输出，从器件数据输入
（2）MISO：主器件数据输入，从器件数据输出
（3）SCLK：时钟信号，由主器件产生
（4）/SS：从器件使能信号，由主器件控制
三、内部结构
四、 时钟极性和时钟相位
在SPI操作中，最重要的两项设置就是时钟极性（CPOL或UCCKPL）和时钟相位（CPHA或UCCKPH）。时钟极性设置时钟空闲时的电平，时钟相位设置读取数据和发送数据的时钟沿。
主机和从机的发送数据是同时完成的，两者的接收数据也是同时完成的。所以为了保证主从机正确通信，应使得它们的SPI具有相同的时钟极性和时钟相位。
SPI接口时钟配置心得：在主设备这边配置SPI接口时钟的时候一定要弄清楚从设备的时钟要求，因为主设备这边的时钟极性和相位都是以从设备为基准的。因此在时钟极性的配置上一定要搞清楚从设备是在时钟的上升沿还是下降沿接收数据，是在时钟的下降沿还是上升沿输出数据。
五、传输时序
SPI接口在内部硬件实际上是两个简单的移位寄存器，传输的数据为8位，在主器件产生的从器件使能信号和移位脉冲下，按位传输，高位在前，低位在后。如下图所示，在SCLK的下降沿上数据改变，上升沿一位数据被存入移位寄存器。
五、数据传输
在一个SPI时钟周期内，会完成如下操作：
1）主机通过MOSI线发送1位数据，从机通过该线读取这1位数据；
2）从机通过MISO线发送1位数据，主机通过该线读取这1位数据。
这是通过移位寄存器来实现的。如下图所示，主机和从机各有一个移位寄存器，且二者连接成环。随着时钟脉冲，数据按照从高位到低位的方式依次移出主机寄存器和从机寄存器，并且依次移入从机寄存器和主机寄存器。当寄存器中的内容全部移出时，相当于完成了两个寄存器内容的交换。
举报
